AD-DA高速芯片介紹

1、時(shí)間：2017.09.28匯報(bào)人：楊業(yè)青目錄NO.1 概述NO.2 AD轉(zhuǎn)換器NO.3 DA轉(zhuǎn)換器很多應(yīng)用系統(tǒng)中，測控對象是模擬量，單片機(jī)只能處理數(shù)字量，因此必須進(jìn)行數(shù)字量和模擬量之間的轉(zhuǎn)換。這就需要使用A/D和D/A轉(zhuǎn)換器件。概述技術(shù)指標(biāo)分辨率轉(zhuǎn)換精度轉(zhuǎn)換時(shí)間量化誤差量程A/D和D/A的技術(shù)指標(biāo)技術(shù)指標(biāo)1、分辨率：對n位的轉(zhuǎn)換器，分辨率為2的n次分之1。2、轉(zhuǎn)換精度：分絕對精度和相對精度，絕對精度是理論值與實(shí)際值之間的偏差，相對精度是偏差相對與滿量程的百分比。3、轉(zhuǎn)換時(shí)間：完成一次數(shù)字量和模擬量的轉(zhuǎn)換所用的時(shí)間。4、量化誤差：用有限數(shù)字量對模擬值進(jìn)行量化引起的誤差，理論值為正負(fù)1/2LSB。

2、5、量程：轉(zhuǎn)換模擬電壓的范圍。技術(shù)指標(biāo)A/D轉(zhuǎn)換器是一種用來將連續(xù)的模擬信號轉(zhuǎn)換成二進(jìn)制數(shù)的器件。A/D模擬輸入A/D轉(zhuǎn)換結(jié)束啟動轉(zhuǎn)換A/D構(gòu)成一個(gè)完整的A/D轉(zhuǎn)換器通常包括這樣一些信號數(shù)字輸出 參考電壓數(shù)據(jù)輸出允許高速A/D一般還有采樣保持電路類型速度復(fù)雜度抗干擾能力逐次比較式較高低較差雙積分式較慢（精度高）強(qiáng)V/F式非快速檢測高強(qiáng)A/D分類常見的A/D轉(zhuǎn)換器有計(jì)數(shù)式、雙積分式、逐次逼近式、并行直接比較式、V/F式。選擇A/D時(shí)的注意問題1選擇恰當(dāng)?shù)奈粩?shù)和轉(zhuǎn)換速率。應(yīng)比實(shí)際要求高一點(diǎn)，稍留余地。2確定是否需加采樣/保持電路。主要用來減少孔徑誤差。不少A/D內(nèi)部已經(jīng)含有該電路。3注意A/D的工

3、作電壓和基準(zhǔn)電壓及模擬電壓的極性、量程等。AD9050AD9050芯片-并行高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件AD9050是AD公司生產(chǎn)的片內(nèi)帶有跟蹤/保持放大器的10位模數(shù)轉(zhuǎn)換器，它只需一個(gè)單+5V電源，并在一個(gè)編碼脈沖驅(qū)動下實(shí)現(xiàn)10位分辨率40MHz或60MHz的采樣速率。編碼時(shí)鐘與TTL邏輯兼容，數(shù)字輸出與CMOS邏輯兼容，兩者均可由用戶選擇工作在5V/3V邏輯電平上。AD9050具有兩級轉(zhuǎn)換結(jié)構(gòu)，可以得到較好的動態(tài)性能，同時(shí)保持較低的功耗。片內(nèi)包含一個(gè)2.5V的基準(zhǔn)電源，也可由用戶從外部提供，這樣可以控制增益或進(jìn)行多器件并行操作的匹配。AD9050AD9050芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件

4、AD9050被封裝成表面貼裝方式（SOIC,SSOP），60MHz的AD9050僅有SOP封裝模式（AD9050BRS-60）。價(jià)格10元左右價(jià)格50元左右AD9050AD9050芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件1. AD9050特點(diǎn)：低功耗：40MHz時(shí)為315mW,60MHz時(shí)為345mW片內(nèi)跟蹤/保持電路和基準(zhǔn)電源單5V電源工作可選擇的5V或者3V I/O邏輯SNR:在10MHz帶寬，40MHz時(shí)最小為53dBAD9050AD9050芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件2. AD9050管腳說明：AD9050AD9050芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件3. AD9050定時(shí)關(guān)系圖：AD905

5、0AD9050芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件4. AD9050工作原理：AD9050采用了帶有數(shù)字誤差校正的輔助測試結(jié)構(gòu)，保證了10位的輸出精度，在輸入端，有一個(gè)高速差動放大器緩沖輸入模擬信號，它的輸出加到T/H（跟蹤/保持）放大器上。T/H放大器在ENCODE信號的上升沿被選通并保持當(dāng)時(shí)的模擬輸入值，轉(zhuǎn)換過程就是從上升沿開始的，兩級進(jìn)行粗轉(zhuǎn)換后對T/H的輸出信號進(jìn)行精轉(zhuǎn)換。AD9050AD9050芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件AD7810AD7810芯片-串行高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件AD7810是一種低功耗10位高速串行A/D轉(zhuǎn)換器。該產(chǎn)品有8腳DIP和SOIC兩種封裝形式，并帶有內(nèi)

6、部時(shí)鐘。它的外圍接線極其簡單，AD7810的轉(zhuǎn)換時(shí)間為2s，采用標(biāo)準(zhǔn)SPI同步串行接口輸出和單一電源（2.7V5.5V）供電。在自動低功耗模式下，該器件在轉(zhuǎn)換吞吐率為1kSPS時(shí)的功耗僅為27W，因此特點(diǎn)適合于便攜式儀表及各種電池供電的應(yīng)用場合使用。AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件價(jià)格在30-40元之間AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件1. 主要特點(diǎn)：分辨率：10位二進(jìn)制；轉(zhuǎn)換時(shí)間：2s；非線性誤差：1LSB；電源電壓范圍：2.75.5V；電源功耗：高速方式時(shí)為17.5mW，低功耗方式時(shí)為5W；參考電壓VEFR范圍：1.2VVDD；模擬電壓輸入范圍

7、：0VVREF；輸出形式：SPI同步串行輸出，與TTL電平兼容。AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件2. 引腳說明：1腳CONVST：轉(zhuǎn)換啟動輸入信號。 2腳VIN+：模擬信號同相輸入端。 3腳VIN-：模擬信號反相輸入端。 4腳GND：接地端口。 5腳VREF：轉(zhuǎn)換參考電壓輸入端。 6腳DOUT：串行數(shù)據(jù)輸出端。 7腳SCLK：時(shí)鐘輸入端。 8腳VDD：電源端。AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件3. 時(shí)序圖：AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件高速模式：在此模式下，啟動信號CONVST一般處于高電平。在CONVST端輸入一個(gè)負(fù)脈沖

8、，其下降沿將啟動一次轉(zhuǎn)換。若采用內(nèi)部時(shí)鐘，那么，轉(zhuǎn)換需要2s的時(shí)間（圖中t1）。當(dāng)轉(zhuǎn)換結(jié)束時(shí)（圖中A點(diǎn)），AD7810會自動將轉(zhuǎn)換結(jié)果鎖存到輸出移位寄存器中。此后，在每一個(gè)SCLK脈沖的上升沿，數(shù)據(jù)按由高到低的原則（首先發(fā)送DB9，最后發(fā)送DB0）依次出現(xiàn)在DOUT上。如果在轉(zhuǎn)換還未結(jié)束之前就發(fā)出SCLK信號來啟動數(shù)據(jù)輸出，那么，在DOUT上出現(xiàn)的將是上一次轉(zhuǎn)換的結(jié)果。 啟動信號CONVST應(yīng)在轉(zhuǎn)換結(jié)束前變?yōu)楦唠娖剑磘3應(yīng)小于t1，否則器件將自動進(jìn)入低功耗模式。另外，串行時(shí)鐘SCLK的最高頻率不能超過20MHz。AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件自動低功耗模式：在此模式

9、下，啟動信號CONVST為低電平時(shí)，器件處于低功耗休眠狀態(tài)。當(dāng)在CONVST端輸入一個(gè)正脈沖時(shí)，可在其上升沿將器件從休眠狀態(tài)喚醒，喚醒過程需要1s的時(shí)間（圖中t2）。當(dāng)器件被喚醒后，系統(tǒng)將自動啟動一次轉(zhuǎn)換，轉(zhuǎn)換時(shí)間也是2s（圖中t1）。轉(zhuǎn)換結(jié)束時(shí)，AD7810將轉(zhuǎn)換結(jié)果鎖存到輸出移位寄存器中，同時(shí)自動將器件再一次置于低拉耗狀態(tài)。AD7810AD7810芯片高速高速AD轉(zhuǎn)換器件轉(zhuǎn)換器件4. 典型應(yīng)用電路：D/A是一種將數(shù)字信號轉(zhuǎn)換成模擬信號的器件。它的輸出是由數(shù)字輸入和參考電壓組合進(jìn)行控制的。大多數(shù)常用的D/A數(shù)字輸入是二進(jìn)制或BCD碼形式，輸出可以是電流也可以是電壓。D/AD/A的主要性能指標(biāo)

10、1、分辨率。2、轉(zhuǎn)換精度。3、建立時(shí)間。一般指輸入數(shù)字量變化后輸出模擬量穩(wěn)定到相應(yīng)數(shù)值范圍內(nèi)所經(jīng)歷的時(shí)間。AD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件AD9701是8位D/A轉(zhuǎn)換器，它集成了完整的合成視頻功能。高速的ECL輸入寄存器提供了高達(dá)250MHz的數(shù)據(jù)和控制的同步操作。片內(nèi)控制功能包括水平同步、消隱、參考白電平和10%的增強(qiáng)亮度信號，內(nèi)部有電壓基準(zhǔn)源，因而它可以作為獨(dú)立的視頻重構(gòu)DAC芯片。AD9701還有-25+85的工業(yè)標(biāo)準(zhǔn)芯片，也有-55+125的擴(kuò)展溫度范圍芯片，這兩個(gè)等級的芯片都為22腳DIP封裝，而28腳LLC封裝只有擴(kuò)展溫度范圍的芯片。AD9701AD9

11、701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件AD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件AD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件1. 主要特點(diǎn)：電源電壓（ ）: -7V數(shù)字輸入電壓：0模擬輸出電流：37mA電源消耗：780mWSVSVAD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件2.引腳說明： GROUND:三個(gè)返回地之一，所有的地都應(yīng)在AD9701附近連在一起-VS:負(fù)電源，通常為-5.2V BIT1-BIT8：8個(gè)數(shù)字輸入位，BIT1是數(shù)字輸入的最高有效位 STROBE:數(shù)據(jù)和控制寄存器選通輸入 SETUP:輸入確定消隱電平與參考電平

12、10%BRIGHT將一個(gè)附加電流加到輸出電平，該電流約為灰度范圍的10%，低電平有效COMPOSITEBLANKING輸入信號，低電平有效，它強(qiáng)迫輸出電平降至SETUP輸入設(shè)置的消隱電平AD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件2.引腳說明：C O M P O S IT E S Y N G輸入信號，低電平有效。產(chǎn)生一個(gè)與消隱電平有關(guān)的水平同步脈沖REFERENCEWHITE輸入信號，低電平有效，超越輸入數(shù)據(jù)并強(qiáng)使輸出達(dá)到最高灰度電平COMPENSATION輸入信號，確保內(nèi)部基準(zhǔn)放大器的穩(wěn)態(tài)增益的穩(wěn)定性CURRENTSET輸入信號，決定滿量程或灰度范圍OUTPUT模擬輸出AD

13、9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件3. 時(shí)序圖：AD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件4. 數(shù)字輸入和模擬輸出：AD9701AD9701芯片-并行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件5. AD9701標(biāo)準(zhǔn)重構(gòu)電路：PCM63PPCM63P芯片-串行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件 PCM63P是具有超低性能的精密20位數(shù)模轉(zhuǎn)換器。它引入了一種獨(dú)特的雙DAC共線結(jié)構(gòu)，可消除有害的數(shù)模感應(yīng)干擾誤差和其他雙極性零點(diǎn)附近的非線性。PCM63P還有噪聲非常低的特點(diǎn)（最大SNR 116dB）以及具有16倍的過采樣率的快速建立時(shí)間的電流輸出（2mA階躍,一般為200ns）

14、。 PCM63P,PCM63P-J,PCM63P-K均為28腳雙列直插式封裝。PCM63PPCM63P芯片-串行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件PCM63PPCM63P芯片-串行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件1.主要特點(diǎn)：共線的20位音頻DAC近于理想的低電平工作無數(shù)模感應(yīng)干擾的輸出超低失真，最大-96dB快速電流輸出16倍過采樣能力帶基準(zhǔn)源的完整D/APCM63PPCM63P芯片-串行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件2.內(nèi)部結(jié)構(gòu)框圖PCM63PPCM63P芯片-串行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件3.管腳說明PCM63PPCM63P芯片-串行高速高速DA轉(zhuǎn)換器件轉(zhuǎn)換器件4.PCM63P應(yīng)用 PCM63P接收與TTL兼容的邏輯電平。輸入線上，采用差動電流模式的邏輯輸入結(jié)構(gòu)有助于改善抗噪聲干擾能力。PCM63P的數(shù)據(jù)形式是二進(jìn)制補(bǔ)碼，是最高有效位在前的串行位流。位串中的任何數(shù)字都可在20位數(shù)據(jù)前加載，因?yàn)長E（20腳）寄存