第9章 DAC、ADC

1、2022-6-16東北大學(xué)信息學(xué)院1第9章 數(shù)/模和模/數(shù)轉(zhuǎn)換v9.1 數(shù)/模轉(zhuǎn)換器(DAC)把數(shù)字量轉(zhuǎn)換為模擬量的過(guò)程稱(chēng)作數(shù)/模轉(zhuǎn)換器，簡(jiǎn)稱(chēng)DAC（Digital to Analog Converter）。v9.2 模/數(shù)轉(zhuǎn)換器(ADC)將模擬量轉(zhuǎn)換為數(shù)字量的過(guò)程稱(chēng)為模/數(shù)轉(zhuǎn)換，簡(jiǎn)稱(chēng)A/D轉(zhuǎn)換。實(shí)現(xiàn)A/D轉(zhuǎn)換的電路被稱(chēng)之為模/數(shù)轉(zhuǎn)換器，簡(jiǎn)稱(chēng)ADC (Analog to Digital Converter)。v9.3 A/D轉(zhuǎn)換器應(yīng)用舉例2022-6-16東北大學(xué)信息學(xué)院29.1 數(shù)/模轉(zhuǎn)換器(DAC)vDAC的輸入是數(shù)字信號(hào)。它可以是任何一種編碼，常用的是二進(jìn)制碼。輸入可以是正數(shù)，也可以是負(fù)

2、數(shù)，通常是無(wú)符號(hào)的二進(jìn)制數(shù)。如圖為D/A轉(zhuǎn)換框圖。d0d1d2d3DACvODAC框圖框圖2022-6-16東北大學(xué)信息學(xué)院3vDAC輸出的模擬量與輸入的數(shù)字量成正比。若比例系數(shù)為1，則4位DAC輸入二進(jìn)制數(shù)可以是00001111，輸出模擬量的大小相應(yīng)為015。vDAC的輸出有電流和電壓之分。以電流輸出為例。v4位二進(jìn)制數(shù)的展開(kāi)式：vA=a323+a222+a121+a020v在比例系數(shù)為1的前提下，輸出電流的表達(dá)式為：vIout=a323I0+a222I0+a121I0+a020I09.1 數(shù)/模轉(zhuǎn)換器(DAC)2022-6-16東北大學(xué)信息學(xué)院4v如圖示原理圖。圖中開(kāi)關(guān)Si受數(shù)字量中第i位

3、數(shù)控制，當(dāng)ai=1時(shí)，Si閉合，而ai=0時(shí)，Si斷開(kāi)。電流源的值與二進(jìn)制數(shù)的權(quán)值相同。這樣，A=0001時(shí)，Iout=I0；A=0011時(shí)，Iout=3I0。8I0S34I0S22I0S11I0S0IoutDAC轉(zhuǎn)換原理圖轉(zhuǎn)換原理圖9.1 數(shù)/模轉(zhuǎn)換器(DAC)如何得到？如何得到？2022-6-16東北大學(xué)信息學(xué)院59.1.1 二進(jìn)制權(quán)電阻DACRVaRVaRVaRVai3REF02REF11REF20REF3I2222 )2222(2001122333REF aaaaRV 30ii3REF22iaRV2022-6-16東北大學(xué)信息學(xué)院6vn位權(quán)電阻DAC有：)22.22(200112n2n

4、1n1n1nREFI aaaaRViFFoRiv 10ii1REF22ninaRV1iREFFi1022nniVRaR 2022-6-16東北大學(xué)信息學(xué)院79.1.2 R-2R倒T型電阻網(wǎng)絡(luò)DACiAiBiCi3i2i1i0VREFS3S2S1S0iFIR16RFvoRRR2R2R2R2R2RA-+iI11110000圖圖9-2 倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DACABCDIR=VREFRRVIREFR RVi2REF3 RVii42REF32 RVii82REF21 RVii162REF10 9.1.2 R-2R倒T型電阻網(wǎng)絡(luò)DAC2022-6-16東北大學(xué)信息學(xué)院8由上述分析可寫(xiě)出圖由上述分析

5、可寫(xiě)出圖9-2各支路的電流為各支路的電流為 ：0R1R2R3RIF16842aIaIaIaIii )2222(2001122334REF aaaaRV 30ii4REF22iaRV2022-6-16東北大學(xué)信息學(xué)院9對(duì)于n位DAC)22.22(200112n2n1n1nnREFI aaaaRVi 10iinREF22niaRV 10iinFREFFFO22niaRRVRiv2022-6-16東北大學(xué)信息學(xué)院10例9-1v已知倒T型電阻網(wǎng)絡(luò)DAC的RF=R，VREF=10V，試分別求出四位和八位DAC的最小(只有數(shù)字信號(hào)最低位為1)輸出電壓VOmin。2022-6-16東北大學(xué)信息學(xué)院11v解：

6、四位DAC的最小輸出電壓為：八位八位DAC的最小輸出電壓為：的最小輸出電壓為：FFOminRiv VRRaRRVni039. 0121022810iinFREF FFOminRiv VRRaRRVnin625. 0121022410iiFREF 2022-6-16東北大學(xué)信息學(xué)院12例9-2v已知倒T型電阻網(wǎng)絡(luò)DAC的RF=R，VREF=10V，試分別求出四位和八位DAC的最大(各位數(shù)字信號(hào)都為1)輸出電壓VOmax。2022-6-16東北大學(xué)信息學(xué)院13v解：四位DAC的最大輸出電壓為：VRRaRRVRivni375. 9)12(210224410iinFREFFFOmax 八位八位DAC的

7、最大輸出電壓為：的最大輸出電壓為：VRRaRRVRivni96. 9)12(210228810iinFREFFFOmax 2022-6-16東北大學(xué)信息學(xué)院14例9-3v已 知 倒 T 型 電 阻 網(wǎng) 絡(luò) D A C 的 RF= 2 R ，VREF=10V，試分別求出四位和八位DAC的最小輸出電壓VOmin。2022-6-16東北大學(xué)信息學(xué)院15v解：四位DAC的最小輸出電壓為：VRRaRRVnin25. 11221022410iiFREF FFOminRiv 八位八位DAC的最小輸出電壓為：的最小輸出電壓為：FFOminRiv VRRaRRVnin078. 01221022810iiFREF

8、 2022-6-16東北大學(xué)信息學(xué)院16結(jié)論v比較上述三例，在VREF和RF相同條件下，位數(shù)越多，輸出最小電壓越小，輸出最大電壓越大；在VREF和位數(shù)相同條件下，RF越大，則輸出電壓越大。2022-6-16東北大學(xué)信息學(xué)院179.1.3 DAC的主要技術(shù)指標(biāo)v分辨率：DAC所能分辨的最小輸出電壓與滿(mǎn)刻度輸出電壓之比。v最小輸出電壓是指輸入數(shù)字量只有最低有效位為1時(shí)的輸出電壓；最大輸出電壓是指輸入數(shù)字量各位全為1時(shí)的輸出電壓。121n 分分辨辨率率n越大，分辨率越越大，分辨率越小，在相同條件下小，在相同條件下輸出的最小電壓越輸出的最小電壓越小。小。2022-6-16東北大學(xué)信息學(xué)院189.1.3

9、 DAC的主要技術(shù)指標(biāo)v轉(zhuǎn)換誤差v轉(zhuǎn)換誤差常用滿(mǎn)刻度FSR(Full Scale)的百分?jǐn)?shù)來(lái)表示。v如AD7520的線性誤差為0.05%FSR，即轉(zhuǎn)換誤差等于滿(mǎn)刻度的萬(wàn)分之五。v有時(shí)轉(zhuǎn)換誤差用最低有效位LSB (Least Significant Bit) 的倍數(shù)表示。2022-6-16東北大學(xué)信息學(xué)院19v如DAC的轉(zhuǎn)換誤差等于1/2LSB，表示輸出電壓的絕對(duì)誤差為最低有效位（LSB）為1時(shí)輸出電壓的一半。vDAC產(chǎn)生誤差的主要原因有：參考電壓VREF的波動(dòng)、運(yùn)算放大器的零點(diǎn)漂移、電阻網(wǎng)絡(luò)電阻值的偏差等。v分辨率和轉(zhuǎn)換誤差共同決定了DAC的精度。要想DAC的精度高，不僅要選位數(shù)高的DAC，還

10、要選用穩(wěn)定度高的基準(zhǔn)電壓源和低漂移的運(yùn)算放大器與其配合。9.1.3 DAC的主要技術(shù)指標(biāo)2022-6-16東北大學(xué)信息學(xué)院20v建立時(shí)間v建立時(shí)間是指數(shù)字信號(hào)由全1變?nèi)?或由全0變?nèi)?時(shí)，模擬信號(hào)電壓或電流達(dá)到穩(wěn)態(tài)值所需要的時(shí)間。建立時(shí)間短說(shuō)明DAC的轉(zhuǎn)換速度快。9.1.3 DAC的主要技術(shù)指標(biāo)2022-6-16東北大學(xué)信息學(xué)院21例例9-4 若若DAC的最大輸出電壓為的最大輸出電壓為10V，要想使轉(zhuǎn)換，要想使轉(zhuǎn)換誤差在誤差在10mV以?xún)?nèi)，應(yīng)選多少位以?xún)?nèi)，應(yīng)選多少位DAC？解：要想轉(zhuǎn)換誤差在解：要想轉(zhuǎn)換誤差在10mV以?xún)?nèi)，就必須能分辨出以?xún)?nèi)，就必須能分辨出10mV電壓。就是說(shuō)分辨率必須小于電壓

11、。就是說(shuō)分辨率必須小于根據(jù)分辨率可以表示根據(jù)分辨率可以表示DAC的精度這一結(jié)論，至少的精度這一結(jié)論，至少需要需要10位位DAC，若考慮其它因素，需選，若考慮其它因素，需選12位位DAC。9.1.3 DAC的主要技術(shù)指標(biāo)的主要技術(shù)指標(biāo)100011010103 2022-6-16東北大學(xué)信息學(xué)院22vDAC電路都做成集成電路供使用者選擇。v按DAC輸出方式分為電流輸出DAC和電壓輸出DAC。vDAC的芯片型號(hào)繁多，常用的有并行輸入的DAC0832、串行輸入的AD7543等，下面介紹DAC0832。9.1.4 集成集成DAC2022-6-16東北大學(xué)信息學(xué)院23電路結(jié)構(gòu)：電路結(jié)構(gòu)：DAC0832是美

12、國(guó)國(guó)家半導(dǎo)體公司生是美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的電流輸出型八位數(shù)產(chǎn)的電流輸出型八位數(shù)/模轉(zhuǎn)換電路，它也可以連成模轉(zhuǎn)換電路，它也可以連成電壓輸出型?？梢灾苯优c微處理器相連而不需要加電壓輸出型。可以直接與微處理器相連而不需要加I/O接口。采用接口。采用CMOS工藝制成的工藝制成的20腳雙列直插式八腳雙列直插式八位位D/A轉(zhuǎn)換器。其結(jié)構(gòu)框圖如圖轉(zhuǎn)換器。其結(jié)構(gòu)框圖如圖9-3(a)所示。所示。9.1.4 集成集成DAC2022-6-16東北大學(xué)信息學(xué)院24雙緩沖方式雙緩沖方式2022-6-16東北大學(xué)信息學(xué)院25vDAC0832采用T型電阻解碼網(wǎng)絡(luò)，用電流輸出工作方式時(shí)，接成倒T型網(wǎng)絡(luò)，如圖9-4(a)所示

13、。 9.1.4 集成集成DACR2R01R2R01R2R01R2R01R2R01R2R01R2R012R2R01VREFIO1IO2(MSB)(LSB)(a)電流型開(kāi)關(guān)電流型開(kāi)關(guān) 70ii8REFO122iaRVI)122(270ii88REFO2 iaRVI2022-6-16東北大學(xué)信息學(xué)院269.1.4 集成DACv用電壓方式工作時(shí)，參考電壓接到一個(gè)電流輸出端(二進(jìn)制原碼接IO1端，反碼接IO2端)，輸出電壓從原來(lái)的VREF端得到，如圖9-4(b)所示。R2R01R2R01R2R01R2R01R2R01R2R01R2R012R2R01VOIO1IO2(MSB)(LSB)(b)電壓型開(kāi)關(guān)電壓

14、型開(kāi)關(guān)11VREF為了減小輸出電阻，增加驅(qū)動(dòng)能力，通常用運(yùn)為了減小輸出電阻，增加驅(qū)動(dòng)能力，通常用運(yùn)算放大器作緩沖。算放大器作緩沖。2022-6-16東北大學(xué)信息學(xué)院279.1.5 D/A轉(zhuǎn)換器應(yīng)用舉例v可編程增益控制放大器v可編程增益控制放大器如圖9-5所示。四線四線-十線譯碼器十線譯碼器2R2RR2RR2RR2RR2RR98210-+AVOVIIiIfa10a9a3a2a1數(shù)據(jù)輸入數(shù)據(jù)輸入AD7520BCD數(shù)據(jù)輸入數(shù)據(jù)輸入a1=1：IO=21Iia2=1：IO=22Iia3=1：IO=23Iia4=1：IO=24Ii a5=1：IO=25Iia6=1：IO=26Ii a7=1：IO=27Ii

15、a8=1：IO=28Ii a9=1：IO=29Iia10=1：IO=210Ii 其中：其中：Ii=Vi/R )2222(291821901010Of aaaaRVI)2222(1010992211O aaaaRVRVaaaaRVi1010992211O)2222( fiiIRVI 1010992211iOV22221 aaaaVVA1nV2 Av9.1.5 D/A轉(zhuǎn)換器應(yīng)用舉例轉(zhuǎn)換器應(yīng)用舉例 v可編程增益控制放大器可編程增益控制放大器v可編程增益控制放大器如圖可編程增益控制放大器如圖9-5所示。它由所示。它由D/A轉(zhuǎn)換器轉(zhuǎn)換器AD7520、運(yùn)算放大器、運(yùn)算放大器A和四線和四線-十線譯十線譯碼器

16、碼器組成。組成。DAC接到運(yùn)算放大器的輸出端和反接到運(yùn)算放大器的輸出端和反相輸入端。運(yùn)算放大器的輸出電壓作為相輸入端。運(yùn)算放大器的輸出電壓作為AD7520的參考電壓，的參考電壓，D/A轉(zhuǎn)換器的輸出電流轉(zhuǎn)換器的輸出電流IO被送回到運(yùn)算放大器的反相輸入端。被送回到運(yùn)算放大器的反相輸入端。 VO四線四線十線譯碼器十線譯碼器2R2RR2RRR2RR2RR98210-+AViIiIfa9a3a21數(shù)字輸入數(shù)字輸入AD7520-aa10數(shù)字式可編程增益控制電路數(shù)字式可編程增益控制電路)2222(291821901010aaaaRVIOf)2222(1010992211aaaaRVO所以：所以： RVaaa

17、aRViO)2222(1010992211fiiIRVI因?yàn)椋阂驗(yàn)椋悍糯笃鞯碾妷悍糯蟊稊?shù)為：放大器的電壓放大倍數(shù)為： 101099221122221aaaaVVAiOV因?yàn)樗木€因?yàn)樗木€十線譯碼器的十個(gè)輸出端只能有一個(gè)為十線譯碼器的十個(gè)輸出端只能有一個(gè)為1，所以上式為：所以上式為： 12nVAn: 09 程控三角波程控三角波/ /方波發(fā)生器方波發(fā)生器vO2vO1D8D7D0v01123416151413AD752056D9VREF+15Vv021kR1R2CDZ10k20k+_A1+_A2頻率的數(shù)字控制頻率的數(shù)字控制2022-6-16東北大學(xué)信息學(xué)院329.2 模/數(shù)轉(zhuǎn)換器(ADC)v模/數(shù)(A

18、/D)轉(zhuǎn)換是把模擬電壓或電流轉(zhuǎn)換為與之成正比的數(shù)字量。v一般A/D轉(zhuǎn)換需經(jīng)采樣、保持、量化、編碼四個(gè)步驟。v其中采樣和保持由采樣保持電路完成，量化與編碼在轉(zhuǎn)換過(guò)程中同時(shí)完成。2022-6-16東北大學(xué)信息學(xué)院339.2.1 幾個(gè)基本概念v采樣與保持v采樣就是按一定時(shí)間間隔采集模擬信號(hào)。由于A/D轉(zhuǎn)換需要時(shí)間，所以采樣得到的“樣值”在A/D轉(zhuǎn)換期間就不能改變，因此對(duì)采樣得到的信號(hào)“樣值”就需要保持一段時(shí)間，直到下一次采樣。2022-6-16東北大學(xué)信息學(xué)院349.2.1 幾個(gè)基本概念v采樣與保持CSvIvSvC(a)電路示意圖電路示意圖vOvO0tvIvI0tvS(b)波形圖波形圖2022-6-

19、16東北大學(xué)信息學(xué)院35采樣定理v采樣定理：只有當(dāng)采樣頻率大于模擬信號(hào)最高頻率分量的2倍 (fS2fmax)時(shí)，所采集的信號(hào)樣值才能不失真地反映原來(lái)模擬信號(hào)的變化規(guī)律。v因?yàn)槿魏我粋€(gè)模擬信號(hào)都可以看作是由若干個(gè)不同頻率的正弦信號(hào)疊加而成，所以用圖9-8所示電路說(shuō)明采樣定理的物理意義。2022-6-16東北大學(xué)信息學(xué)院36(a)vfS2fAfS2fAv(b)fS=2fA(c)vfS=2fA(d)v采樣定理的物理意義2022-6-16東北大學(xué)信息學(xué)院37fS2fAv(e)fS2fA(f)vv從給定的一組采樣值中得到兩種不同頻率的正弦波稱(chēng)作混疊(alias)。v混疊將導(dǎo)致模糊。采樣定理的物理意義采樣

20、定理的物理意義2022-6-16東北大學(xué)信息學(xué)院38常用的幾種采樣保持電路v采樣保持電路種類(lèi)很多，圖9-9是三種常用的采樣保持電路。vO(t)vI(t)vS(t)T-+A(a)基本采樣保持電路基本采樣保持電路C2022-6-16東北大學(xué)信息學(xué)院39常用的幾種采樣保持電路v增加了射極跟隨器用于提高輸入阻抗。vO(t)vI(t)vS(t)T-+A2(b)高輸入阻抗的采樣保持電路高輸入阻抗的采樣保持電路C-+A1射極跟隨器射極跟隨器2022-6-16東北大學(xué)信息學(xué)院40常用的幾種采樣保持電路v要求R2C必須足夠小，vO才能跟蹤輸入vI。12RRAV vO(t)vS(t)T-+A(c)R2CTC的采樣

21、保持電路的采樣保持電路R1R2C12IORRvvAV 2022-6-16東北大學(xué)信息學(xué)院41量化與編碼v任何一個(gè)數(shù)字量的大小只能是規(guī)定的最小數(shù)量的整數(shù)倍，而不能是小數(shù)。因此對(duì)采樣保持得到的信號(hào)要用近似的方法進(jìn)行取值。近似的過(guò)程就是量化。v例如滿(mǎn)刻度為15mV的模擬電壓用0001表示1mV，1111表示15mV。v而1.5mV是用0001還是用0010 來(lái)表示呢？這要根據(jù)量化方法而定。2022-6-16東北大學(xué)信息學(xué)院42兩種量化方法v如果把數(shù)字量的最低有效位的1所代表的模擬量大小叫做量化單位，用表示。v對(duì)于小于的信號(hào)有兩種處理方法，即兩種量化方法：v只舍不入法：將不夠量化單位的值舍掉。v有舍有

22、入法(四舍五入法)：將小于/2的值舍去，小于而大于/2的值視為數(shù)字量。v只舍不入法的量化誤差為；而有舍有入法的量化誤差為/2。2022-6-16東北大學(xué)信息學(xué)院43編碼編碼(a)最大誤差為最大誤差為1/2LSB(b)最大誤差為最大誤差為L(zhǎng)SB圖圖9-10三位標(biāo)準(zhǔn)二進(jìn)制三位標(biāo)準(zhǔn)二進(jìn)制ADC的輸出電壓特性的輸出電壓特性代表的模代表的模擬電壓擬電壓編碼編碼代表的模代表的模擬電壓擬電壓2022-6-16東北大學(xué)信息學(xué)院449.2.2 并行比較ADCv并行比較ADC的優(yōu)點(diǎn)是轉(zhuǎn)換速度快，精度取決于電平的劃分。v量化單位越小，即ADC的位數(shù)越多，精度越高。vn位并行比較ADC所用比較器的個(gè)數(shù)為2n-1個(gè)，所

23、以位數(shù)每增加一位，比較器的個(gè)數(shù)就要增加一倍。v八位并行比較ADC，需28-1=255個(gè)電壓比較器，255個(gè)D觸發(fā)器。這使ADC電路很復(fù)雜。所以很少采用。2022-6-16東北大學(xué)信息學(xué)院45I0I1I2I3I4I5I6I7EIA0A1A274148+-+-+-+-+-+-+-1k1k1k1k1k1k1k1k1kVIVREF=+8V6V7V5V4V3V2V1V7654321V+V-數(shù)數(shù)字字輸輸出出圖圖9-11并行并行ADC原理圖原理圖2022-6-16東北大學(xué)信息學(xué)院469.2.3 反饋比較式ADCv反饋比較式A/D轉(zhuǎn)換與天平稱(chēng)量重物原理類(lèi)似。v例如，用量程為15g的天平稱(chēng)一重物可以用兩種方法：

24、一是用每個(gè)重1g的15個(gè)砝碼對(duì)重物進(jìn)行稱(chēng)量，每次加一只砝碼直至天平平衡為止。二是用8g、4g、2g、1g四只砝碼對(duì)重物進(jìn)行稱(chēng)量。每次可以加8g、4g、2g或1g進(jìn)行比較。v基于上述兩種比較方法，ADC有計(jì)數(shù)型A/D轉(zhuǎn)換（同第一種比較方法）和逐次逼近型A/D轉(zhuǎn)換（同第二種比較方法）。2022-6-16東北大學(xué)信息學(xué)院47計(jì)數(shù)型A/D轉(zhuǎn)換v圖9-12是計(jì)數(shù)型A/D轉(zhuǎn)換器，由一個(gè)計(jì)數(shù)器、D/A轉(zhuǎn)換器及比較器等組成。CLRVREFD0D1D2D3D4D5 D6D7Q0Q1Q2Q3Q4Q5 Q6Q7vIvO+- 八位八位D/A轉(zhuǎn)換器轉(zhuǎn)換器八位計(jì)數(shù)器八位計(jì)數(shù)器啟動(dòng)開(kāi)關(guān)啟動(dòng)開(kāi)關(guān)八八D觸觸發(fā)發(fā)器器數(shù)數(shù)據(jù)據(jù)輸輸

25、出出時(shí)鐘時(shí)鐘10k+5VCP圖圖9-12 計(jì)數(shù)器計(jì)數(shù)器ADC&缺點(diǎn)是速度慢。待轉(zhuǎn)缺點(diǎn)是速度慢。待轉(zhuǎn)換的模擬電壓越大，換的模擬電壓越大，所用時(shí)間越長(zhǎng)。例如，所用時(shí)間越長(zhǎng)。例如，八位計(jì)數(shù)器若計(jì)到八位計(jì)數(shù)器若計(jì)到255，需要需要255個(gè)時(shí)鐘周期。個(gè)時(shí)鐘周期。 2022-6-16東北大學(xué)信息學(xué)院48逐次逼近型ADCv逐次逼近（逐次比較）ADC與計(jì)數(shù)型ADC 工作原理類(lèi)似，也是由內(nèi)部產(chǎn)生一個(gè)數(shù)字量送給DAC，DAC輸出的模擬量與輸入的模擬量進(jìn)行比較。v當(dāng)二者匹配時(shí)，其數(shù)字量恰好與待轉(zhuǎn)換的模擬信號(hào)相對(duì)應(yīng)。v逐次逼近型ADC與計(jì)數(shù)型ADC的區(qū)別在于逐次逼近ADC是采用自高位到低位逐次比較計(jì)數(shù)的方法。2022

26、-6-16東北大學(xué)信息學(xué)院49Q7Q6Q5Q4Q3Q2Q1Q0D6D7D5D4D3D2D1D0vOVREFvI+-CPCPDRSTRTMSBLSB逐次比較寄存器逐次比較寄存器SAR時(shí)鐘時(shí)鐘八位八位DAC 輸出輸出寄存器寄存器數(shù)數(shù)字字輸輸出出圖圖9-13逐次逼近型逐次逼近型ADC的框圖的框圖2022-6-16東北大學(xué)信息學(xué)院50將將vI=6.84V輸入電輸入電壓轉(zhuǎn)換成二進(jìn)制數(shù)壓轉(zhuǎn)換成二進(jìn)制數(shù)表表9-1 DAC各位對(duì)應(yīng)的輸入電壓各位對(duì)應(yīng)的輸入電壓DAC輸入輸入DAC輸出輸出(V)D7 D6D5D4 D3D2D1D05.00002.50001.25000.62500.31250.156250.078

27、1250.03906252022-6-16東北大學(xué)信息學(xué)院5110s2589107643100.005.00007.50006.25006.87506.56256.718756.7968756.835937580stvOD7D6D5D4D3D2D1D0DRSTRTCP10101111結(jié)束結(jié)束開(kāi)始開(kāi)始圖圖9-14 逐次逼近逐次逼近ADC波形圖波形圖2022-6-16東北大學(xué)信息學(xué)院52逐次逼近ADC具有以下特點(diǎn)：v具有較高的轉(zhuǎn)換速度。t=(n+2)TC ， 其中TC為時(shí)鐘周期。v轉(zhuǎn)換精度主要取決于比較器的靈敏度和DAC的精度。v轉(zhuǎn)換的抗干擾特性較差。2022-6-16東北大學(xué)信息學(xué)院539.2.

28、4 雙積分ADCv雙積分ADC是一種間接的轉(zhuǎn)換方法，模擬電壓首先被轉(zhuǎn)換為時(shí)間間隔，然后通過(guò)計(jì)數(shù)器轉(zhuǎn)換為數(shù)字量。2022-6-16東北大學(xué)信息學(xué)院54vO0 vC=“1”vO0 vC=“0”S2+_+_QQ1J1KFn1QQ1J1KFn-11QQ1J1KF11QQ1J1KF01CRCS1vIvOvCCP&MSBLSB-VREF計(jì)數(shù)器計(jì)數(shù)器C1C1C1C1v如圖為雙積分ADC的原理圖。2022-6-16東北大學(xué)信息學(xué)院55積分器的工作原理vvC初始時(shí)為0，則 dt1dt1dt1IIFCOvRCRvCiCvv一個(gè)理想的積分器是：當(dāng)有輸入信號(hào)時(shí)，一個(gè)理想的積分器是：當(dāng)有輸入信號(hào)時(shí)，積分器進(jìn)行積分運(yùn)算，

29、積分器進(jìn)行積分運(yùn)算，vI=0，vO保持。保持。0vItvOt保持保持2022-6-16東北大學(xué)信息學(xué)院56t1t2vOtvCttRCvI-tCP(D)tRCvI-(t-t1)RCVREF+tCP(a)積分器輸出波形積分器輸出波形(b)比較器輸出波形比較器輸出波形(c)CP脈沖波形脈沖波形(d)計(jì)數(shù)器第二次計(jì)的輸入脈沖計(jì)數(shù)器第二次計(jì)的輸入脈沖圖圖9-16雙積分雙積分ADC的工作波形圖的工作波形圖2nD積分器的工作原理積分器的工作原理2022-6-16東北大學(xué)信息學(xué)院57v則由圖可知，0t1這段時(shí)間S1接vI。若vI為常數(shù)，這段時(shí)間內(nèi)積分器的輸出為：因?yàn)橐驗(yàn)閠1時(shí)刻恰好為計(jì)數(shù)器計(jì)滿(mǎn)時(shí)刻恰好為計(jì)數(shù)器

30、計(jì)滿(mǎn)2n個(gè)脈沖的時(shí)間。個(gè)脈沖的時(shí)間。若脈沖周期為若脈沖周期為T(mén)C，則，則t1=2nTC，代入上式得：，代入上式得：積分器的工作原理CI1O2)(TRCvtvn 1I1O)(tRCvtv t1以后，開(kāi)關(guān)以后，開(kāi)關(guān)S1接接-VREF，積分器輸出為：，積分器輸出為：2022-6-16東北大學(xué)信息學(xué)院58積分器的工作原理)()()(1REF1OOttRCVtvtv t=t2時(shí)刻，時(shí)刻，vO=0，停止計(jì)數(shù)。所以，停止計(jì)數(shù)。所以t=t2時(shí)刻上式可時(shí)刻上式可寫(xiě)作：寫(xiě)作：)(21REFCIttRCVTRCvn )(2012REFCIttRCVTRCvn 2022-6-16東北大學(xué)信息學(xué)院59積分器的工作原理C

31、REFCI2TDRCVTRCvn 若計(jì)數(shù)器所計(jì)脈沖個(gè)數(shù)為若計(jì)數(shù)器所計(jì)脈沖個(gè)數(shù)為D，則上式可寫(xiě)作：，則上式可寫(xiě)作： IREF2vVDn 由上述分析可知，雙積分由上述分析可知，雙積分ADC完成一次轉(zhuǎn)換所需完成一次轉(zhuǎn)換所需時(shí)間為：時(shí)間為：Cn)2(TDT 2022-6-16東北大學(xué)信息學(xué)院60雙積分ADC具有以下特點(diǎn)：v具有很強(qiáng)的抑制交流干擾信號(hào)的能力。尤其是對(duì)工頻干擾，如果轉(zhuǎn)換周期選擇得合適（例如2nTC為工頻電壓周期的整數(shù)倍），從理論上可以消除工頻干擾。v工作性能穩(wěn)定。由D=(2n/VREF)vI可知，轉(zhuǎn)換精度只與VREF有關(guān)，VREF穩(wěn)定，就能保證轉(zhuǎn)換精度。2022-6-16東北大學(xué)信息學(xué)院6

32、1雙積分ADC具有以下特點(diǎn)：v工作速度低。完成一次轉(zhuǎn)換需T=(2n+D)TC時(shí)間。v由于轉(zhuǎn)換的是vI的平均值，所以這種A/D轉(zhuǎn)換器只適用于對(duì)直流或變化緩慢的電壓進(jìn)行轉(zhuǎn)換。2022-6-16東北大學(xué)信息學(xué)院629.2.5 ADC的主要技術(shù)指標(biāo)v轉(zhuǎn)換時(shí)間：完成一次A/D轉(zhuǎn)換所需的時(shí)間。或每秒轉(zhuǎn)換的次數(shù)。例如，某ADC的轉(zhuǎn)換時(shí)間T為1ms，則該A/D轉(zhuǎn)換器的轉(zhuǎn)換速度為1/T=1000次/s。2022-6-16東北大學(xué)信息學(xué)院639.2.5 ADC的主要技術(shù)指標(biāo)v分解度亦稱(chēng)分辨率。分解度是指輸出數(shù)字量最低有效位為1所需的模擬輸入電壓。常常用輸出數(shù)字量的位數(shù)表示。例如，一個(gè)八位ADC滿(mǎn)量程輸入模擬電壓為5V，該ADC能分辨的輸入電壓為5/28=19.