設(shè)計(jì)三人表決電路

1、項(xiàng)目九設(shè)計(jì)制作三人表決電路項(xiàng)目九設(shè)計(jì)制作三人表決電路任務(wù)任務(wù) 分析編碼器分析編碼器任務(wù)任務(wù)2 認(rèn)識(shí)譯碼器認(rèn)識(shí)譯碼器任務(wù)任務(wù)3 設(shè)計(jì)組合邏輯電路設(shè)計(jì)組合邏輯電路操作指導(dǎo)操作指導(dǎo)看一看看一看：三人表決電路實(shí)物示意圖電路組成框圖圖中有兩個(gè)雙四輸入與非門CD4012和一個(gè)OC門，當(dāng)三個(gè)按鈕S1、S2、S3中有兩個(gè)或兩個(gè)以上閉合的時(shí)候，表示成功的燈就亮了。元器件選擇元器件選擇序 號(hào)分 類名 稱型號(hào)規(guī)格數(shù)量1IC1、IC2雙四輸入與非門CD40122 2IC3OC門ULN2003AN1 3R1R6電阻47k6 R7電阻27k1 R8電阻2.7k1 4C1C3圓片電容0.01F3 5S1S3按鈕3 6LED

2、紅發(fā)光二極管1 7 其它 實(shí)驗(yàn)板（萬(wàn)能板）、集成電路插座16引腳一塊、14引腳兩塊。表9-1 元器件明細(xì)表任務(wù) 分析編碼器 編碼器編碼器是一種組合邏輯電路。組合邏輯電路是沒有記憶功能的 ，其任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定，而與電路前一個(gè)時(shí)刻的狀態(tài)無(wú)關(guān)。一、認(rèn)識(shí)組合邏輯電路一、認(rèn)識(shí)組合邏輯電路二、組合邏輯電路的分析步驟二、組合邏輯電路的分析步驟 1由邏輯電路圖寫出邏輯函數(shù)表達(dá)式由邏輯電路圖寫出邏輯函數(shù)表達(dá)式 2化簡(jiǎn)化簡(jiǎn) ABY 1CAY2BCY3CBY4215YYY436YYY432165YYYYYYY)(CBBCCAAB)(CBBCCAABYCBBCCAABCBBCCAAB)()(

3、)()()()()(CBCBCBCBCAABCB 3分析邏輯功能 表9-2 真值表總結(jié)：組合邏輯電路的分析步驟總結(jié)：組合邏輯電路的分析步驟 B C Y 0 0 0 0 1 1 1 0 1 1 1 0具有異或門的邏輯功能B、C輸入相同輸出為“0”； B、C輸入不同，輸出為“1” 二、編碼器二、編碼器編碼編碼就是將符號(hào)或數(shù)碼按一定的規(guī)律編排成一組組代碼，并使每組代碼具有一定的含義。編碼器編碼器能夠完成數(shù)字編碼的電路稱為編碼器。 常見編碼器常見編碼器二進(jìn)制編碼器和二-十進(jìn)制編碼器 1二進(jìn)制編碼器二進(jìn)制編碼器是用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路舉例：舉例：三位二進(jìn)制編碼器邏輯圖由編碼的邏輯電路

4、可以得到由編碼的邏輯電路可以得到Y(jié)2 、Y1 、Y0 的邏輯函數(shù)表達(dá)式：的邏輯函數(shù)表達(dá)式： Y0 = I1 + I3 + I5 + I7 Y1 = I2 + I3 + I6 + I7 Y2 = I4 + I5 + I6 + I7十 進(jìn)輸 入輸 出制 數(shù)變 量Y2 Y1 Y001234567I0I1I2I3I4I5I6I70 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 1在任何時(shí)刻，編碼器只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，可根據(jù)需要輸入有效電平，可以輸入高電平有效也可以輸入低電平有效。三位二進(jìn)制編碼器真值表所以三位二進(jìn)制編碼器的輸入端有所以三位二進(jìn)制編碼器的輸入端有8個(gè)

5、，輸出端有個(gè)，輸出端有3個(gè)，個(gè)，集成三位二進(jìn)制編碼器稱為集成三位二進(jìn)制編碼器稱為8-3線編碼器。線編碼器。 2二二-十進(jìn)制編碼器十進(jìn)制編碼器將十進(jìn)制數(shù)字09編成二進(jìn)制代碼的電路，叫做二-十進(jìn)制編碼器 Y3 = I8 + I9 Y2 = I4 + I5 + I6 + I7 Y1 = I2 + I3 + I6 + I7 Y0 = I1 + I3 + I5 + I7輸出端有4個(gè)輸入端有10個(gè)輸出的邏輯函數(shù)表達(dá)式： 編碼器的真值表 如按下“I1”則I1輸入為高電平，于是Y0輸出為1，而Y3、Y2、Y1均輸出為0,整個(gè)編碼器輸出為0001,如按下“I7”則Y2、Y1、Y0輸出為1,Y3為0,整個(gè)輸出為0

6、111。十 進(jìn)輸 入輸 出制 數(shù)變 量Y3 Y2 Y1 Y0 01234 56789I0I1I2I3I4I5I6I7I8I90 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1學(xué)習(xí)要點(diǎn) 1分析組合邏輯電路的步驟是： 2. 編碼就是將符號(hào)或數(shù)碼按一定的規(guī)律編排成一組組代碼，并使每組代碼具有一定的含義。能夠完成編碼的電路稱為編碼器。編碼器有二進(jìn)制編碼器和十進(jìn)制編碼器等。 優(yōu)先編碼器 優(yōu)先編碼器能按信號(hào)的優(yōu)先級(jí)別進(jìn)行編碼 常用CT74LS147型10/4線優(yōu)先編碼器圖9-7 CT74LS147的外形 T74LS1

7、47引腳排列任務(wù)2 認(rèn)識(shí)譯碼器一、譯碼器一、譯碼器譯碼器譯碼器是將具有特定含義的二進(jìn)制代碼“翻譯”成相應(yīng)的輸出信號(hào)，譯碼器和編碼器互為逆過(guò)程。常見的譯碼器常見的譯碼器有二進(jìn)制譯碼器、十進(jìn)制譯碼器和顯示譯碼器等。 表9-6 2線4線譯碼器真值表 圖9-9 2線4線譯碼器SB A 1 1 1 1 100 000 0 0 11 01 11 1 01 1 0 11 0 1 10 1 1 10321YYYY二、譯碼器的功能二、譯碼器的功能1二進(jìn)制譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器是將二進(jìn)制代碼的各種狀態(tài)，按其原意“翻譯”成對(duì)應(yīng)的輸出信號(hào)的電路。n位二進(jìn)制代碼有2n個(gè)取值組合，對(duì)應(yīng)的輸出信號(hào)就有2n個(gè)。2二二

8、十進(jìn)制譯碼器十進(jìn)制譯碼器將二十進(jìn)制代碼翻譯成09十個(gè)十進(jìn)制數(shù)信號(hào)的電路叫做二十進(jìn)制譯碼器。通常也叫做4線10線譯碼器。A、B是兩個(gè)輸入端、Y3Y2Y1Y0是四個(gè)輸出端2線4線譯碼器示意圖下圖為8421BCD碼譯碼器邏輯圖，輸出低電平有效DCBAY 0DCBAY 1DCBAY 2CDBAY 3DCBAY 4DCBAY 5DBCAY6BCDAY 7DCBAY 8DCBAY 9 當(dāng)DCBA分別為00001001十個(gè)8421BCD碼時(shí)，就可以得到8421BCD譯碼器的真值表表9-7 8421BCD譯碼器真值表例如：8421BCD譯碼器的輸入端DCBA0000時(shí)，輸出Y00,而Y1Y2Y91。Y0被譯出

9、。D C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 10 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1

10、1 1 1 1 0 2.數(shù)碼顯示器數(shù)碼顯示器 分段數(shù)碼顯示器 半導(dǎo)體數(shù)碼顯示器 液晶顯示器 熒光顯示器（1）半導(dǎo)體數(shù)碼顯示器（）半導(dǎo)體數(shù)碼顯示器（LED數(shù)字顯示器）數(shù)字顯示器） 圖9-13 LED數(shù)字顯示器 圖9-14 LED數(shù)字顯示器的外形圖分段數(shù)碼顯示器應(yīng)用較為廣泛圖9-12 七段顯示器字形1）LED數(shù)字顯示器各引腳的功能為： 1a、b、c、d、e、f、g：字形七段輸入端。 2VCC：電源。 3GND：接地端。 4dp：小數(shù)點(diǎn)輸入端。2）LED數(shù)字顯示器內(nèi)部發(fā)光二極管的接法有兩種共陰極和共陽(yáng)極接法，如圖9-15所示。（2）液晶顯示器（）液晶顯示器（LCD）LCD還具有顯示柔和、字跡清晰、體

11、積小、重量輕、可靠性高、使用壽命長(zhǎng)等優(yōu)點(diǎn)。共陽(yáng)極 共陰極 3.BCD七段顯示譯碼器七段顯示譯碼器舉例：集成譯碼器CT74LS247的外形及引腳排列圖a） 外形圖 b） 引腳排列介紹：GND為接地端。為接地端。+VCC為電源端，為電源端，A3、A2、A1、A0為代碼輸入端，為代碼輸入端， 、 、 、 、 、 、 為邏輯信號(hào)（譯碼）輸為邏輯信號(hào)（譯碼）輸出端，出端， 為試燈端，為試燈端， 為滅燈端，為滅燈端， 為清零端。為清零端。CT74LS247譯碼器的譯碼輸出端分別與七段顯示器的各段相連。abcdefgLTBIRBI表9-8 CT74LS247譯碼器功能表學(xué)習(xí)要點(diǎn)： 1譯碼器就是將具有特定含義

12、的二進(jìn)制代碼按其原意“翻譯”出來(lái)，并轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。 2常用的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器三類。 3分析各類譯碼器和識(shí)讀常見集成譯碼器。任務(wù)3 設(shè)計(jì)組合邏輯電路一、兩種加法器的邏輯符號(hào)圖一、兩種加法器的邏輯符號(hào)圖 半加器是用來(lái)完成兩個(gè)一位二進(jìn)制數(shù)求和的邏輯電路。半加器是用來(lái)完成兩個(gè)一位二進(jìn)制數(shù)求和的邏輯電路。不考慮來(lái)自低位的進(jìn)位信號(hào)，所以有兩個(gè)輸入端、兩個(gè)輸出端。Ai、Bi為半加器的兩個(gè)輸入端，即加數(shù)和被加數(shù)；Si為本位相加的和，Ci為向高位的進(jìn)位信號(hào)。 全加器是實(shí)現(xiàn)二進(jìn)制全加的運(yùn)算，全加器是實(shí)現(xiàn)二進(jìn)制全加的運(yùn)算，它的特點(diǎn)是考慮來(lái)自低位的進(jìn)位信號(hào)，能夠完成被加數(shù)、加數(shù)

13、和低位送來(lái)的進(jìn)位數(shù)三者的相加。所以全加器有三個(gè)輸入端：Ai、Bi、Ci-1；兩個(gè)輸出端：和數(shù)Si和向高位的進(jìn)位Ci。半加器的邏輯符號(hào) 全加器的邏輯符號(hào)二、加法器設(shè)計(jì)方法二、加法器設(shè)計(jì)方法 1半加器設(shè)Ai、Bi為半加器的兩個(gè)輸入端，即加數(shù)和被加數(shù)；Si為本位相加的和，Ci為向高位的進(jìn)位信號(hào)。根據(jù)半加器的運(yùn)算要求，列出半加器的真值表,見表9-9由真值表寫出Si和Ci的邏輯函數(shù)表達(dá)式輸 入輸 出Ai Bi Si Ci 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1表達(dá)式的寫法：從表從表中找出輸出為中找出輸出為1 1的各行，的各行，把每行的輸入變量寫把每行的輸入變量寫成乘積的形式，遇到

14、成乘積的形式，遇到0 0的輸入變量加非號(hào)的輸入變量加非號(hào)ABCBABABASii畫出邏輯電路圖 2全加器全加器設(shè)全加器用Ai、Bi、Ci-1分別表示三個(gè)輸入端，即被加數(shù)、加數(shù)和低位送來(lái)的進(jìn)位數(shù)；兩個(gè)輸出端分別用Si、Ci表示和數(shù)和向高位的進(jìn)位數(shù)。根據(jù)全加器的要求,列出全加器的真值表，如表9-10所示由真值表寫出邏輯表達(dá)式為： 輸 入輸 出Ai Bi Ci-1Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 01 01 00 11 00 10 11 11111iiiiiiiiiiiiiCBACBACBACBAS1111iiiiiiiii

15、iiiiCBACBACBACBAC化簡(jiǎn)邏輯表達(dá)式：根據(jù)邏輯表達(dá)式，畫出邏輯圖三、設(shè)計(jì)一個(gè)三人表決電路三、設(shè)計(jì)一個(gè)三人表決電路要求：電路供A、B、C三個(gè)人投票表決使用，每人一個(gè)按鍵，贊成就按下按鍵，用“1”表示，不贊成就不按，用“0”來(lái)表示。當(dāng)兩人或兩人以上同意時(shí)，才能通過(guò)，表決結(jié)果用發(fā)光二極管來(lái)指示，亮（通過(guò)）即“1”，不亮（不通過(guò)）即“0”。要求用“與非門”電路來(lái)實(shí)現(xiàn)該邏輯功能。（1）由邏輯功能來(lái)列出真值表）由邏輯功能來(lái)列出真值表輸 入輸 出A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1000 1 01 11 （2）根據(jù)真值表寫

16、出邏輯函數(shù)表達(dá)式：）根據(jù)真值表寫出邏輯函數(shù)表達(dá)式： （3）化簡(jiǎn)并變換成與非門的形式）化簡(jiǎn)并變換成與非門的形式 （4）由邏輯函數(shù)表達(dá)式畫出邏輯電路圖）由邏輯函數(shù)表達(dá)式畫出邏輯電路圖ABCCABCBABCAYACBCABACBCABACBCABBCBCABCBCBABCABCBACABCBACCABCBAAABCCABCBAABCCABCBABCAY)()()()()(學(xué)習(xí)要點(diǎn)： 1半加器的特點(diǎn)是在運(yùn)算時(shí)不考慮低位的進(jìn)位，而全加器則除了把本位的兩個(gè)數(shù)相加外，還要考慮低位送來(lái)的進(jìn)位。全加器可由兩個(gè)半加器和一個(gè)或門組成。 2組合邏輯電路的設(shè)計(jì)步驟： 操作指導(dǎo) 1.1.認(rèn)識(shí)三人表決器電路結(jié)構(gòu)及工作原理認(rèn)

17、識(shí)三人表決器電路結(jié)構(gòu)及工作原理工作過(guò)程：工作過(guò)程：當(dāng)有兩個(gè)或兩個(gè)以上的按鈕按下時(shí)，A、B、C三點(diǎn)至少有兩個(gè)是高電位，也就是至少有一個(gè)兩輸入端的與非門為低電位輸出，此時(shí)三輸入端的與非門為高電位，經(jīng)過(guò)OC門ULN2003（集電極開路與非門, 采用集電極開路輸出，輸出電流大，故可以直接驅(qū)動(dòng)繼電器或固體繼電器(SSR)等外接控制器件，也可直接驅(qū)動(dòng)低壓燈泡。）整形后輸出低電位，發(fā)光二極管正向?qū)ǘl(fā)光。裝配示意圖 2.安裝電路安裝電路（1）查閱集成電路手冊(cè)，熟悉CD4012和ULN2003集成電路各引腳，自已設(shè)計(jì)電路安裝圖。（2）元件選擇：見表9-1。（3）元件檢測(cè)、整形（4）焊接與連線：焊接時(shí)先焊接好集成塊座，再按集成塊引腳順序插入集成塊。按鈕的焊接要到位且焊接牢固。 3.調(diào)試與檢測(cè)電路調(diào)試與檢測(cè)電路（1）電路安裝完畢后，對(duì)照電路原理圖和裝配圖進(jìn)行檢查，仔細(xì)檢查電