EDA技術(shù)與Verilog設(shè)計 第2章

1、2022-6-18教材配套課件12022-6-18教材配套課件2 2022-6-18教材配套課件3 PLD的發(fā)展歷程的發(fā)展歷程 熔絲編程的熔絲編程的PROM和和PLA器件器件 AMD公公司推出司推出PAL器件器件 GAL器件器件 FPGA器器件件 EPLD器器件件 CPLD器器件件 內(nèi)嵌復(fù)雜內(nèi)嵌復(fù)雜功能模塊功能模塊的的SoPC 2022-6-18教材配套課件4 1985年，美國年，美國Xilinx公司推出了現(xiàn)場可編程公司推出了現(xiàn)場可編程門陣列（門陣列（FPGA，F(xiàn)ield Programmable Gate Array） CPLD（Complex Programmable Logic Devi

2、ce），即復(fù)雜可編程邏輯器件，是從），即復(fù)雜可編程邏輯器件，是從EPLD改進(jìn)而來的。改進(jìn)而來的。2022-6-18教材配套課件5PLDPLD的集成度分類的集成度分類 可編程邏輯器件（PLD） 簡單 PLD 復(fù)雜 PLD PROM PAL PLA GAL CPLD FPGA 一般將一般將GAL22V10（500門門750門門 ）作為簡單）作為簡單PLD和高和高密度密度PLD的分水嶺的分水嶺2022-6-18教材配套課件62022-6-18教材配套課件7PLD器件按照可以編程的次數(shù)可以分為兩類：器件按照可以編程的次數(shù)可以分為兩類：(1) 一次性編程器件（一次性編程器件（OTP，One Time P

3、rogrammable）(2) 可多次編程器件可多次編程器件OTP類器件的特點是：只允許對器件編程一次，不能修改，類器件的特點是：只允許對器件編程一次，不能修改，而可多次編程器件則允許對器件多次編程，適合于在科研開而可多次編程器件則允許對器件多次編程，適合于在科研開發(fā)中使用。發(fā)中使用。按編程特點分類按編程特點分類2022-6-18教材配套課件8(1)熔絲（熔絲（Fuse）(2)反熔絲（反熔絲（Antifuse）編程元件）編程元件(3)紫外線擦除、電可編程，如紫外線擦除、電可編程，如EPROM。(4)電擦除、電可編程方式，電擦除、電可編程方式，(EEPROM、快閃存儲器（、快閃存儲器（Flash

4、 Memory），如多數(shù)），如多數(shù)CPLD(5)靜態(tài)存儲器（靜態(tài)存儲器（SRAM）結(jié)構(gòu)，如多數(shù)）結(jié)構(gòu)，如多數(shù)FPGA 按編程元件和編程工藝劃分按編程元件和編程工藝劃分2022-6-18教材配套課件9輸入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出PLD器件的原理結(jié)構(gòu)圖器件的原理結(jié)構(gòu)圖 2022-6-18教材配套課件10 數(shù)字電路符號表示數(shù)字電路符號表示 常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照 2022-6-18教材配套課件11PLD電路符號表示電路符號表示 與門、或門的表示與門、或門的表示 2022-6-18教材配套課件12nPLD連接表示法 2022-6-18教材配

5、套課件13PROM 與陣列（不可編程）或陣列（可編程）0A1A1nA0W1W1pW0F1F1mFnp2 PROM的邏輯陣列結(jié)構(gòu)的邏輯陣列結(jié)構(gòu) 2022-6-18教材配套課件14PROM PROM表達(dá)的表達(dá)的PLD陣列圖陣列圖 與陣列（固定）或陣列（可編程）0A1A1A1A0A0A1F0F1010AACAAS2022-6-18教材配套課件15PROM 用用PROM完成半加器邏輯陣列完成半加器邏輯陣列 01110100AAFAAAAF與陣列（固定）或陣列（可編程）0A1A1A1A0A0A1F0F2022-6-18教材配套課件16PLA PLA邏輯陣列示意圖邏輯陣列示意圖 與陣列（可編程）或陣列（可

6、編程）0A1A1A1A0A0A1F0F2022-6-18教材配套課件17PLA PLA與與 PROM的比較的比較 0A1A1F0F2A2F0A1A1F0F2A2F2022-6-18教材配套課件18PAL PAL結(jié)構(gòu)結(jié)構(gòu) PAL的常用表示的常用表示 0A1A1F0F0A1A1F0F2022-6-18教材配套課件19PAL PAL22V10部分結(jié)構(gòu)圖部分結(jié)構(gòu)圖2022-6-18教材配套課件20GAL GAL22V10的結(jié)構(gòu)（局部）的結(jié)構(gòu)（局部） 2022-6-18教材配套課件21 GAL22V10的的OLMC結(jié)構(gòu)結(jié)構(gòu)2022-6-18教材配套課件22CPLD器件的結(jié)構(gòu)器件的結(jié)構(gòu)2022-6-18教

7、材配套課件23 MAX 7000S器件的內(nèi)部結(jié)構(gòu)器件的內(nèi)部結(jié)構(gòu) 2022-6-18教材配套課件24 MAX 7000S器件的宏單元結(jié)構(gòu)器件的宏單元結(jié)構(gòu)2022-6-18教材配套課件254輸入輸入LUT及內(nèi)部結(jié)構(gòu)圖及內(nèi)部結(jié)構(gòu)圖 2022-6-18教材配套課件26FPGA器件的內(nèi)部結(jié)構(gòu)示意圖器件的內(nèi)部結(jié)構(gòu)示意圖 2022-6-18教材配套課件27 XC4000器件的器件的CLB結(jié)構(gòu)結(jié)構(gòu)2022-6-18教材配套課件28 Cyclone器件的器件的LE結(jié)構(gòu)（普通模式）結(jié)構(gòu)（普通模式） 2022-6-18教材配套課件291熔絲熔絲(Fuse)型器件型器件 2反熔絲反熔絲(Anti-fuse)型器件型器

8、件 3EPROM型，紫外線擦除電可編程型，紫外線擦除電可編程4EEPROM型型 6SRAM型型 5Flash型型 2022-6-18教材配套課件30邊界掃描電路結(jié)構(gòu)邊界掃描電路結(jié)構(gòu) 為了解決超大規(guī)模集成電路（為了解決超大規(guī)模集成電路（VLSI）的測試問題，自）的測試問題，自1986年開始，年開始，IC領(lǐng)領(lǐng)域的專家成立了域的專家成立了“聯(lián)合測試行動組聯(lián)合測試行動組”（JTAG，Joint Test Action Group），并制定出了），并制定出了IEEE 1149.1邊界掃描測試（邊界掃描測試（BST，Boundary Scan Test）技術(shù)規(guī)范）技術(shù)規(guī)范2022-6-18教材配套課件31

9、引引 腳腳描描 述述功功 能能TDI測試數(shù)據(jù)輸入測試數(shù)據(jù)輸入(Test Data Input)測試指令和編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在測試指令和編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在TCK的上升沿移入。的上升沿移入。TDO測試數(shù)據(jù)輸出測試數(shù)據(jù)輸出(Test Data Output)測試指令和編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在測試指令和編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在TCK的下降沿移出。如果數(shù)據(jù)沒有被移出時，該引腳處的下降沿移出。如果數(shù)據(jù)沒有被移出時，該引腳處于高阻態(tài)。于高阻態(tài)。TMS測試模式選擇測試模式選擇(Test Mode Select)控制信號輸入引腳，負(fù)責(zé)控制信號輸入引腳，負(fù)責(zé)TAP控制器的轉(zhuǎn)換。控

10、制器的轉(zhuǎn)換。TMS必須在必須在TCK的上升沿到來之前穩(wěn)定。的上升沿到來之前穩(wěn)定。TCK測試時鐘輸入測試時鐘輸入(Test Clock Input)時鐘輸入到時鐘輸入到BST電路，一些操作發(fā)生在上升沿，而電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。另一些發(fā)生在下降沿。TRST測試復(fù)位輸入測試復(fù)位輸入(Test Reset Input)低電平有效，異步復(fù)位邊界掃描電路低電平有效，異步復(fù)位邊界掃描電路(在在IEEE規(guī)范規(guī)范中，該引腳可選中，該引腳可選)。 2022-6-18教材配套課件32 2022-6-18教材配套課件33未編程前先焊接安裝未編程前先焊接安裝n 減少對器件的觸摸減少對器件的觸

11、摸和損傷和損傷n 不計較器件的封裝不計較器件的封裝形式形式系統(tǒng)內(nèi)編程系統(tǒng)內(nèi)編程-ISPn 樣機(jī)制造方便樣機(jī)制造方便n 支持生產(chǎn)和測試支持生產(chǎn)和測試流程中的修改流程中的修改在系統(tǒng)現(xiàn)場重編程修改在系統(tǒng)現(xiàn)場重編程修改n 允許現(xiàn)場硬件升級允許現(xiàn)場硬件升級n 迅速方便地提升功能迅速方便地提升功能2022-6-18教材配套課件34下載接口引腳信號名稱下載接口引腳信號名稱 引腳引腳12345678910PS模式模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模模式式TCKGNDTDOVCCTMS-TDIGNDUSB-Blaster下載電纜下載電纜2022-6-

12、18教材配套課件35 1. ispLSI器件的結(jié)構(gòu)與特點器件的結(jié)構(gòu)與特點 （1）采用）采用UltraMOS工藝。工藝。（2）系統(tǒng)可編程功能，所有的）系統(tǒng)可編程功能，所有的ispLSI器件均支持器件均支持ISP功能。功能。（3）邊界掃描測試功能。）邊界掃描測試功能。（4）加密功能。）加密功能。（5）短路保護(hù)功能。）短路保護(hù)功能。2022-6-18教材配套課件36 2. ispMACH4000系列系列 3. Lattice EC & ECP系列系列 ispMACH4000系列系列CPLD器件有器件有3.3V、2.5V 和和 1.8V 三種供電電壓，分別屬于三種供電電壓，分別屬于 ispMA

13、CH 4000V、ispMACH 4000B 和和 ispMACH 4000C 器件系列。器件系列。 2022-6-18教材配套課件37Xilinx公司的公司的FPGA和和CPLD器件系列器件系列 1. Virtex-4系列系列FPGA 2. Spartan& Spartan-3 & Spartan 3E器件系列器件系列 3. XC9500 & XC9500XL系列系列CPLD 4. Xilinx FPGA配置器件配置器件SPROM 5. Xilinx的的IP核核 2022-6-18教材配套課件38Altera公司公司FPGA和和CPLD器件系列器件系列 1. Stratix II 系列系列FPGA 2. Stratix系列系列FPGA 3. ACEX系列系列FPGA 4. FLEX系列系列FPGA 5. MAX系列系列CPLD 6. Cyclone系列系列FPGA低成本低成本FPGA 7. Cyclone II系列系列FPGA 8. MAX II系列器件系列器件 9. Altera宏功能塊及宏功能塊及IP核核 2022-6-18教材配套課件39 2-1 PLA和和PAL在結(jié)構(gòu)上有什么區(qū)別？在結(jié)構(gòu)上有什么區(qū)別？2-2 說明說明GAL的的OLMC有什么特點，它怎樣實現(xiàn)可編有什么特點，它怎樣實現(xiàn)可編程組合電路和時序電路？程組合電路和時序電路？2-3 簡述