lecture組合邏輯電路數(shù)電課件

1、第四章第四章 組合邏輯電路組合邏輯電路本章重點(diǎn)：組合邏輯電路的特點(diǎn)、組合本章重點(diǎn)：組合邏輯電路的特點(diǎn)、組合邏輯電路的分析和設(shè)計(jì)方法。邏輯電路的分析和設(shè)計(jì)方法。4.1 組合邏輯電路分析組合邏輯電路分析4.2 組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)4.3 組合邏輯電路的冒險(xiǎn)現(xiàn)象組合邏輯電路的冒險(xiǎn)現(xiàn)象指任何時(shí)刻的輸出僅取決于該時(shí)指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電路原刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。有的狀態(tài)無(wú)關(guān)的電路。 數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為 組合邏輯電路組合邏輯電路 時(shí)序邏輯電路時(shí)序邏輯電路 指任何時(shí)刻的輸出不僅取決于該指任何

2、時(shí)刻的輸出不僅取決于該時(shí)刻輸入信號(hào)的組合，而且與電時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。路原有的狀態(tài)有關(guān)的電路。 組合電路的特點(diǎn)：組合電路的特點(diǎn)： 由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。通路，沒有反饋回路。 組合電路的描述方法：邏輯表達(dá)式、真值表、卡諾圖組合電路的描述方法：邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。和邏輯圖等。 ),(),(),(2121222111nmmnnaaafyaaafyaaafy4.1 組合邏輯電路分析組合邏輯電路分析l 4.1.1 全加器全加器l 4.1.2 編碼器編碼器l 4.

3、1.3 譯碼器譯碼器l 4.1.4 數(shù)值比較器數(shù)值比較器l 4.1.5 數(shù)據(jù)選擇器數(shù)據(jù)選擇器l 4.1.6 奇偶產(chǎn)生奇偶產(chǎn)生/校驗(yàn)電路校驗(yàn)電路組合邏輯電路的分析方法組合邏輯電路的分析方法分析思路：分析思路：基本步驟：基本步驟：根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。而確定電路的邏輯功能。 根據(jù)給定邏輯圖寫出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)根據(jù)給定邏輯圖寫出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)列真值表列真值表分析邏輯功能分析邏輯功能解解 ：(1) 根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡(jiǎn)根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡(jiǎn)例例1 組合邏輯電路如圖

4、，組合邏輯電路如圖，試分析其邏輯功能。試分析其邏輯功能。(2) 根據(jù)邏輯表達(dá)式列真值表根據(jù)邏輯表達(dá)式列真值表0 00 1 1 01 1A B Y0110(3) 由真值表分析邏輯功能由真值表分析邏輯功能當(dāng)當(dāng)AB相同時(shí)，輸出為相同時(shí)，輸出為0當(dāng)當(dāng)AB相異時(shí)，輸出為相異時(shí)，輸出為1異或功能。異或功能。&YABY=ABAABB =ABA+ABB =AB+AB例例2 分析并說(shuō)明該電路邏輯功能分析并說(shuō)明該電路邏輯功能ABCCBAABCCBAF1）根據(jù)邏輯圖寫邏輯表達(dá)式）根據(jù)邏輯圖寫邏輯表達(dá)式A B C F000 1001 0010 0011 0100 0101 0110 0111 13）由真值表分析，當(dāng)）

5、由真值表分析，當(dāng) A、B、C三個(gè)變量相同時(shí)，即變量的取值三個(gè)變量相同時(shí)，即變量的取值為為 0、0、0 或或 1、1、1，函數(shù)為，函數(shù)為1，否則，函數(shù)為，否則，函數(shù)為0。這是一個(gè)三。這是一個(gè)三變量一致電路。變量一致電路。 2）根據(jù)表達(dá)式列出真值表）根據(jù)表達(dá)式列出真值表BCABCAYBCABCAY21例例3 分析并說(shuō)明該電路邏輯功能分析并說(shuō)明該電路邏輯功能1）根據(jù)邏輯圖寫邏輯表達(dá)式）根據(jù)邏輯圖寫邏輯表達(dá)式2）根據(jù)表達(dá)式列出真值表）根據(jù)表達(dá)式列出真值表 A B CY2 Y1 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1

6、 0 0 1 1 1 1 0 13）由真值表分析其功能：當(dāng)）由真值表分析其功能：當(dāng) A、B、C 三個(gè)變量表示的二進(jìn)制數(shù)小于或三個(gè)變量表示的二進(jìn)制數(shù)小于或等于等于2時(shí)，時(shí)，Y2為為1，大于，大于2時(shí)，時(shí)，Y1為為1。半加器半加器 Half Adder，簡(jiǎn)稱，簡(jiǎn)稱 HA。它只將兩個(gè)。它只將兩個(gè) 1 位二進(jìn)位二進(jìn)制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。1011010101100000CiSiBiAi輸輸 出出輸輸 入入AiBiSiCiCOiiiiiiiiiiBACBABABAS4.1.1 全加器全加器相加的和相加的和進(jìn)位進(jìn)位全加器全加器Full Adder，簡(jiǎn)稱，簡(jiǎn)稱FA。能

7、將本位的兩個(gè)二進(jìn)。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi輸輸 出出輸入輸入AiBiSiCiCOCICi-11 iiiiCBASiiiiiiBACBAC 1)(多位加法器多位加法器 實(shí)現(xiàn)多位加法運(yùn)算的電路實(shí)現(xiàn)多位加法運(yùn)算的電路其低位進(jìn)位輸出端依次連至相鄰高位的其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位

8、方式稱為串完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。行。運(yùn)算速度快。串行進(jìn)位加法器串行進(jìn)位加法器超前進(jìn)位加法器超前進(jìn)位加法器串行進(jìn)位加法器舉例串行進(jìn)位加法器舉例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加數(shù)加數(shù) A 輸入輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)加數(shù) B 輸入輸入低位的進(jìn)位輸出低位的進(jìn)位輸出 CO 依次加到相鄰高位的依次加到相鄰高位的進(jìn)位輸入端進(jìn)位輸

9、入端 CI 。相加結(jié)果讀數(shù)為相加結(jié)果讀數(shù)為 C3S3S2S1S0和數(shù)和數(shù)進(jìn)位數(shù)進(jìn)位數(shù)超前進(jìn)位加法器舉例：超前進(jìn)位加法器舉例：CT74LS283相加結(jié)果讀數(shù)相加結(jié)果讀數(shù)為為 C3S3S2S1S0 4 位二進(jìn)制加位二進(jìn)制加數(shù)數(shù) B 輸入端輸入端 4 位二進(jìn)制加位二進(jìn)制加數(shù)數(shù) A 輸入端輸入端低位片進(jìn)位輸入端低位片進(jìn)位輸入端本位和輸出端本位和輸出端向高位片的向高位片的進(jìn)位輸出進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO3F3F2F1F0S3S2S1S0C3CT74LS283邏輯符號(hào)邏輯符號(hào)編碼編碼 將具有特定含義的信息編成相將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼的過(guò)程。應(yīng)二進(jìn)制代碼的過(guò)程。 實(shí)

10、現(xiàn)編碼功能的電路實(shí)現(xiàn)編碼功能的電路 編碼器編碼器 二進(jìn)制編碼器二進(jìn)制編碼器 二二- -十進(jìn)制編碼器十進(jìn)制編碼器 優(yōu)先編碼器優(yōu)先編碼器 編碼器編碼器( (即即Encoder) ) 被編被編信號(hào)信號(hào) 二進(jìn)制二進(jìn)制代碼代碼 編編碼碼器器 4.1.2 編碼器編碼器線線編碼器線線編碼器I3I4I5I6I7I0I1I2Y0Y1Y2I0I7是是8個(gè)輸入信號(hào)，輸出是個(gè)輸入信號(hào)，輸出是3位二進(jìn)制位二進(jìn)制代碼代碼Y2Y1Y0。因此，又稱為。因此，又稱為8線線3線線編碼器。編碼器。一、一、3位二進(jìn)制編碼器位二進(jìn)制編碼器1111000000001101000000101001000000010001000011000

11、001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入輸入輸入I0I7當(dāng)中只允許當(dāng)中只允許一個(gè)取值為一個(gè)取值為1。3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表邏輯表達(dá)式：邏輯表達(dá)式：76542IIIIY76321IIIIY75310IIIIY在上述二進(jìn)制編碼器中，如果多個(gè)輸入端同時(shí)為在上述二進(jìn)制編碼器中，如果多個(gè)輸入端同時(shí)為1，其輸出是混，其輸出是混亂的。因此，在數(shù)字系統(tǒng)中常要求當(dāng)編碼器同時(shí)有多個(gè)輸入為有亂的。因此，在數(shù)字系統(tǒng)中常要求當(dāng)編碼器同時(shí)有多個(gè)輸入為有效時(shí)，輸出不但有意義，且應(yīng)按事先編排好的優(yōu)先順

12、序輸出，當(dāng)效時(shí)，輸出不但有意義，且應(yīng)按事先編排好的優(yōu)先順序輸出，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。優(yōu)先編碼器優(yōu)先編碼器 (Priority Encoder) 1 1 1Y2Y1Y0I1I2I3I4I5I6I73位二進(jìn)制編碼器位二進(jìn)制編碼器 輸輸 入入 輸輸 出出ST IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 Y2 Y1 Y0YEX YS1000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1

13、 1 1 0 1 1 1 1 1 1 1 1 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 18線線3線優(yōu)先編碼器線優(yōu)先編碼器 被編信號(hào)輸入，低電平有效。被編信號(hào)輸入，低電平有效。被編信號(hào)優(yōu)先級(jí)別從高到低依次為被編信號(hào)優(yōu)先級(jí)別從高到低依次為 I7、I6、I5、 I4、I3、I2、I1、I0。ST輸入控制端輸入控制端YS：選通輸出端：選通輸出端從輸入分析：從輸入分析：輸入低電平有效，同時(shí)有多個(gè)低電平輸入時(shí)，對(duì)最高下標(biāo)號(hào)輸入低電平有效，同時(shí)有多個(gè)低電平輸入時(shí)，對(duì)最高下標(biāo)號(hào)輸入編碼。輸入編碼。

14、從輸出分析：從輸出分析：允許編碼時(shí)，允許編碼時(shí)， Y0、 Y1、 Y2給出編碼的三位二進(jìn)制值。給出編碼的三位二進(jìn)制值。YS有編碼或禁止編碼時(shí)為有編碼或禁止編碼時(shí)為1，允許編碼但無(wú)編碼時(shí)，允許編碼但無(wú)編碼時(shí)為為0。（作為對(duì)下級(jí)編碼器的允許控制）（作為對(duì)下級(jí)編碼器的允許控制）即即 YEX無(wú)編碼為無(wú)編碼為1 ，有編碼為，有編碼為0。（作為擴(kuò)展位）。（作為擴(kuò)展位）YEX=0，YS=1 ，編碼器工作，已對(duì)有效輸入編碼。，編碼器工作，已對(duì)有效輸入編碼。YEX=YS=1，編碼器不工作。，編碼器不工作。YEX=1，YS=0，編碼器工作，但無(wú)有效輸入。，編碼器工作，但無(wú)有效輸入。ST為為1，任何輸入均不被編碼；

15、，任何輸入均不被編碼；ST為為0，允許編碼。，允許編碼。8線線3線優(yōu)先編碼器線優(yōu)先編碼器(74LS148)擴(kuò)展成擴(kuò)展成16線線4線優(yōu)先編碼器線優(yōu)先編碼器高位片高位片低位片低位片使能輸入使能輸入74LS148（1）74LS148（2）&Y0Y3YEXY1Y2YsYEXYEXY0Y0Y1Y1Y2Y20 1 2 3 4 5 6 70 1 2 3 4 5 6 70 1 2 3 4 5 6 78 9 10 11 12 13 14 15ENENYs譯碼是編碼的逆過(guò)程。譯碼是編碼的逆過(guò)程。 將表示特定意義信息的二進(jìn)將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。制代碼翻譯出來(lái)。 實(shí)現(xiàn)譯碼功能的電路實(shí)現(xiàn)譯碼功能的電路

16、 譯碼器譯碼器 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二 - - 十進(jìn)制譯碼器十進(jìn)制譯碼器 數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器 譯碼器譯碼器( (即即 Decoder) ) 二進(jìn)制二進(jìn)制代碼代碼 與輸入代與輸入代碼對(duì)應(yīng)的碼對(duì)應(yīng)的特定信息特定信息 譯譯碼碼器器 4.1.3 譯碼器譯碼器將輸入二進(jìn)制代碼譯成相將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。應(yīng)輸出信號(hào)的電路。 n 位位二進(jìn)制二進(jìn)制代碼代碼 2n 位位譯碼譯碼輸出輸出二進(jìn)制二進(jìn)制譯碼器譯碼器 譯碼輸出譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼輸出高電平有效譯碼輸出高電平有效譯碼輸出譯碼輸出011111

17、101101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000譯碼輸出低電平有效譯碼輸出低電平有效二進(jìn)制譯碼器二進(jìn)制譯碼器CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖邏輯功能示意圖 3 位位二二進(jìn)制碼進(jìn)制碼輸入端輸入端8 個(gè)個(gè)譯碼輸出端譯碼輸出端低電平有效。低電平有效。使能端使能端 STA 高電平有效，高電平有效， STB、STC 低低電平有效，即當(dāng)電平有效，即當(dāng) STA = 1， STB = STC = 0 時(shí)時(shí)譯碼，否則禁止譯碼。譯碼，否則禁止譯碼。3 線線 8 線譯碼器線譯碼器 CT7

18、4LS13801111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸出輸入輸入CT74LS138 真值表真值表允允許許譯譯碼碼禁禁止止譯譯碼碼 Y7 Y0 由輸入二進(jìn)制碼由輸入二進(jìn)制碼 A2、A1、A0 的取值決定。的取值決定。輸出邏輯函數(shù)式輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1

19、A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7Y0=A2A1A0=m0Y1=A2A1A0=m1二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項(xiàng)。器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項(xiàng)。 CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11

20、Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低低位位片片高高位位片片兩片兩片CT74LS138構(gòu)成構(gòu)成 4 線線 16線譯碼器。線譯碼器。16 個(gè)譯碼個(gè)譯碼輸出端輸出端 4 位二進(jìn)制碼輸入端位二進(jìn)制碼輸入端低低 3 位碼從各譯碼器的位碼從各譯碼器的碼輸入端輸入。碼輸入端輸入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位碼高位碼 A3 與高位片與高位片 STA 端和低位片端和低位片 STB 端端相連，因此相連，因此 ，A3 = 0 時(shí)時(shí)低位片工作，低位片工作，A3 = 1 時(shí)時(shí)高位片工作。高位片工作。 STA不用，應(yīng)不用，應(yīng)接有效電平接有效

21、電平 1 。作作 4 線線 16 線譯碼器使線譯碼器使能端，低電平有效。能端，低電平有效。譯碼器的擴(kuò)展譯碼器的擴(kuò)展CT74LS138 組成的組成的 4 線線 16 線譯碼器工作原理線譯碼器工作原理 E = 1 時(shí)，兩個(gè)譯碼器時(shí)，兩個(gè)譯碼器都不工作，輸出都不工作，輸出 Y0 Y15 都都為高電平為高電平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片

22、A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 時(shí)，高位片不工時(shí)，高位片不工作，低位片工作，譯出與作，低位片工作，譯出與輸入輸入 0000 0111 分別對(duì)應(yīng)分別對(duì)應(yīng)的的 8 個(gè)輸出信號(hào)個(gè)輸出信號(hào) Y0 Y7 。( (2) )A3 = 1 時(shí)，低位片不工時(shí)，低位片不工作，高位片工作，譯出與作，高位片工作，譯出與輸入輸入 1000 1111分別對(duì)應(yīng)分別對(duì)應(yīng)的的 8 個(gè)輸出信號(hào)個(gè)輸出信號(hào) Y8 Y15。 E = 0 時(shí)，允許譯碼。時(shí)，允許譯碼。將將 BCD 碼的十組代碼譯成碼的十組代碼譯成 0 9 十個(gè)對(duì)應(yīng)輸出十個(gè)對(duì)應(yīng)輸出

23、信號(hào)的電路，又稱信號(hào)的電路，又稱 4 線線 10 線譯碼器。線譯碼器。8421BCD 碼輸入端，從高碼輸入端，從高位到低位依次為位到低位依次為 A3、A2、A1 和和 A0 。 10 個(gè)譯碼輸出端，個(gè)譯碼輸出端，低電平低電平 0 有效。有效。4 線線- -10 線譯碼器線譯碼器CT74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3二十進(jìn)制譯碼器二十進(jìn)制譯碼器111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽偽碼碼01111

24、1111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進(jìn)十進(jìn)制數(shù)制數(shù)4 線線- -10 線譯碼器線譯碼器 CT74LS42 真值表真值表000000100010010001111001101010001011000100000000001111111111111111111111111

25、11111111111111111111111111111111111111101111011001111010101偽偽碼碼01YA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動(dòng)動(dòng)器器YYYYYYYA3a數(shù)碼顯示器數(shù)碼顯示器bcdefgbcdefgabcdefga將輸入的將輸入的 BCD 碼譯成相應(yīng)輸出信號(hào)，以驅(qū)碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。0101輸入輸入 BCD 碼碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字顯示譯碼器顯示譯碼器數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意1. 七

26、段半導(dǎo)體數(shù)碼七段半導(dǎo)體數(shù)碼顯示器顯示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP發(fā)光字段，由管腳發(fā)光字段，由管腳 a g 電平電平控制是否發(fā)光?？刂剖欠癜l(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式顯示的數(shù)字形式l 數(shù)碼顯示器簡(jiǎn)介數(shù)碼顯示器簡(jiǎn)介主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠 性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。 主要缺點(diǎn)：工作電流大，每字段工作電流約主要缺點(diǎn)：工作電流大，每字段工作電流約 10 mA 。 共陽(yáng)接法共陽(yáng)接法 共陰接法共陰接

27、法 半導(dǎo)體數(shù)碼顯示器內(nèi)部接法半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流電阻串接限流電阻a g 和和 DP 為低電平時(shí)才為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。能點(diǎn)亮相應(yīng)發(fā)光段。a g 和和 DP 為高電平時(shí)才為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。能點(diǎn)亮相應(yīng)發(fā)光段。共陽(yáng)接法數(shù)碼顯示器需要配用輸共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。出低電平有效的譯碼器。 共陰接法數(shù)碼顯示器需要配用輸共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。出高電平有效的譯碼器。RR共陽(yáng)極共陽(yáng)極共陰極共陰極即液態(tài)晶體即液態(tài)晶體 l 液晶顯示器液晶顯示器( (LC

28、D) ) 點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類似。點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類似。 主要優(yōu)點(diǎn)：工作電壓低，功耗極小。主要優(yōu)點(diǎn)：工作電壓低，功耗極小。 主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。 液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時(shí)，態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中

29、不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對(duì)撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開后，液晶分子又將恢復(fù)到整齊數(shù)字。當(dāng)外加電壓斷開后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。排列狀態(tài)，字形隨之消失。 l 七段顯示譯碼器七段顯示譯碼器4 線線 7 段譯碼器段譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱控制端，消隱控制端，低電平有效。低電平有效。 8421 碼輸入端碼輸入端譯

30、碼驅(qū)動(dòng)輸出端，譯碼驅(qū)動(dòng)輸出端，高電平有效。高電平有效。Digital Comparator，又稱數(shù)字比，又稱數(shù)字比較器。較器。用于比較兩個(gè)數(shù)的大小。用于比較兩個(gè)數(shù)的大小。輸輸 入入輸輸 出出AB Y(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB)BAABBAYBAYBAYBABABA=+=)=()(4.1.4 數(shù)值比較器數(shù)值比較器l 1 位數(shù)值比較器位數(shù)值比較器可利用可利用 1 位數(shù)值比較器構(gòu)成位數(shù)值比較器構(gòu)成比較原理：從最高位開始逐步向低位進(jìn)行比較。比較原理：從最高位開始逐步向低位進(jìn)行比較。例如例如 比較比較 A = A3A2A1A0 和和 B

31、 = B3B2B1B0 的大小：的大?。喝羧?A3 B3，則，則 A B；若；若 A3 B3，則，則 A B2，則，則 A B；若；若 A2 B2，則，則 A n)(1) 擴(kuò)展法擴(kuò)展法例，用例，用8選選1數(shù)據(jù)選擇器實(shí)現(xiàn)數(shù)據(jù)選擇器實(shí)現(xiàn)4變量函數(shù)。首先用兩片變量函數(shù)。首先用兩片8選選1數(shù)數(shù)據(jù)選擇器擴(kuò)展成據(jù)選擇器擴(kuò)展成16選選1數(shù)據(jù)選擇器（數(shù)據(jù)選擇器（4個(gè)地址端），然后按個(gè)地址端），然后按n地址實(shí)現(xiàn)地址實(shí)現(xiàn)n變量函數(shù)的方法進(jìn)行函數(shù)實(shí)現(xiàn)。變量函數(shù)的方法進(jìn)行函數(shù)實(shí)現(xiàn)。 Y Y74LS151(2)D7 D0 A2A1A0 EN Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7

32、D0A3A2A1A0S2S1Y2Y1YY2Y1A30 時(shí)，1S0、2S1，片(2)禁止、片(1)工作A31時(shí)，1S1、2S0，片(1)禁止、片(2)工作數(shù)據(jù)選擇器的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展(2) 降維圖法降維圖法ABCD00 01 11 10000111100000000001111111ABC00 01 11 100100DD011DBA0 1010CCD+CDCD+CABCD00 01 11 10000111100100010111101101ABC00 01 11 1001DD1D01DD解：解：F的的卡卡諾諾圖圖降降維維圖圖D0=D2=D4=D5=DD3=D6=1D7=DCT74LS151

33、A2A1A0D0D7D6D5D4D3D2D1STFYYABCD0D2D1D4D7D6D5D31D1D1=0ABC=A2A1A0說(shuō)明說(shuō)明:(1) 數(shù)據(jù)選擇器僅對(duì)實(shí)現(xiàn)單輸出的邏輯函數(shù)方便，對(duì)于多數(shù)據(jù)選擇器僅對(duì)實(shí)現(xiàn)單輸出的邏輯函數(shù)方便，對(duì)于多輸出函數(shù)，每個(gè)輸出函數(shù)，每個(gè) 輸出需要至少一塊數(shù)據(jù)選擇器；輸出需要至少一塊數(shù)據(jù)選擇器；(2) 在在mn情況下，選擇哪些變量作為地址，可以任意選情況下，選擇哪些變量作為地址，可以任意選擇，不同選擇方案結(jié)果不同，要獲得最佳方案，須進(jìn)擇，不同選擇方案結(jié)果不同，要獲得最佳方案，須進(jìn)行仔細(xì)分析。行仔細(xì)分析。3. 用譯碼器設(shè)計(jì)組合邏輯電路用譯碼器設(shè)計(jì)組合邏輯電路若將若將3線

34、線8線譯碼器線譯碼器A2、A1、A0作為作為3個(gè)輸入變量，則個(gè)輸入變量，則8個(gè)輸出個(gè)輸出端得到這端得到這3個(gè)輸入變量的全部最小項(xiàng)。再利用附加門電路將這些個(gè)輸入變量的全部最小項(xiàng)。再利用附加門電路將這些最小項(xiàng)適當(dāng)組合，便可得到任何形式的三變量組合邏輯函數(shù)。最小項(xiàng)適當(dāng)組合，便可得到任何形式的三變量組合邏輯函數(shù)。同理，用同理，用n位二進(jìn)制譯碼器和或門（或者與非門）能獲得任位二進(jìn)制譯碼器和或門（或者與非門）能獲得任何形式輸入變量數(shù)不大于何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。的組合邏輯函數(shù)。例：用例：用3線線8線譯碼器設(shè)計(jì)一個(gè)多輸出的組合邏輯電路線譯碼器設(shè)計(jì)一個(gè)多輸出的組合邏輯電路 F1=AB+BC+A

35、CF2=AB+BC+ABCF3=AC+BC+ACF1=m1+m4+m5+m7F2=m0+m1+m2+m6+m7F3=m1+m3+m4+m6+m7= m1m4m5m7= Y1Y4Y5Y7= m0m1m2m6m7= m1m3m4m6m7= Y0Y1Y2Y6Y7= Y0Y1Y2Y6Y7將輸入變量將輸入變量A、B、C分別加到譯碼器地址輸入分別加到譯碼器地址輸入A0、A1、A2，用與，用與非門作非門作F1、F2、F3的輸出門，即可得到用的輸出門，即可得到用3線線8線譯碼器實(shí)現(xiàn)函線譯碼器實(shí)現(xiàn)函數(shù)的邏輯電路。數(shù)的邏輯電路。4. 用加法器設(shè)計(jì)組合理邏輯電路用加法器設(shè)計(jì)組合理邏輯電路例：將例：將8421BCD碼

36、轉(zhuǎn)換為余碼轉(zhuǎn)換為余3BCD碼碼余余3BCD碼是在碼是在8421BCD碼的基礎(chǔ)上加上恒定常數(shù)碼的基礎(chǔ)上加上恒定常數(shù)3（0011），因此可采用），因此可采用4位全加器，位全加器，8421BCD碼作碼作為一組數(shù)據(jù)輸入端的輸入，為一組數(shù)據(jù)輸入端的輸入，另一組數(shù)據(jù)輸入端接上常另一組數(shù)據(jù)輸入端接上常數(shù)數(shù)0011，輸出，輸出Y3Y0即為即為余余3BCD碼。碼。4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象l 靜態(tài)邏輯冒險(xiǎn)靜態(tài)邏輯冒險(xiǎn)l 如何判斷是否存在邏輯冒險(xiǎn)如何判斷是否存在邏輯冒險(xiǎn)l 如何避免邏輯冒險(xiǎn)如何避免邏輯冒險(xiǎn)前面談到的組合邏輯電路的分析和設(shè)計(jì)，都是在輸入、輸出信前面談到的組合邏輯

37、電路的分析和設(shè)計(jì)，都是在輸入、輸出信號(hào)處于穩(wěn)定的邏輯電平下進(jìn)行的。為保證系統(tǒng)工作的可靠性，號(hào)處于穩(wěn)定的邏輯電平下進(jìn)行的。為保證系統(tǒng)工作的可靠性，需知道當(dāng)輸入信號(hào)邏輯電平發(fā)生變化的瞬間電路的工作情況。需知道當(dāng)輸入信號(hào)邏輯電平發(fā)生變化的瞬間電路的工作情況。 l 邏輯冒險(xiǎn)邏輯冒險(xiǎn)舉例：有舉例：有 2 輸入與門和輸入與門和 2 輸入或門，兩輸入信號(hào)是由同一信號(hào)源輸入或門，兩輸入信號(hào)是由同一信號(hào)源提供的原變量提供的原變量A和反變量和反變量A，經(jīng)過(guò)兩個(gè)不同的路徑傳送到輸出端。，經(jīng)過(guò)兩個(gè)不同的路徑傳送到輸出端。輸出端會(huì)出現(xiàn)不應(yīng)有的尖脈沖。輸出端會(huì)出現(xiàn)不應(yīng)有的尖脈沖。 l 由于競(jìng)爭(zhēng)而導(dǎo)致輸出端可能出現(xiàn)尖峰脈沖的現(xiàn)象稱為競(jìng)爭(zhēng)由于競(jìng)爭(zhēng)而導(dǎo)致輸出端可能出現(xiàn)尖峰脈沖的現(xiàn)象稱為競(jìng)爭(zhēng)-冒險(xiǎn)。冒險(xiǎn)。l 冒險(xiǎn)是競(jìng)爭(zhēng)的結(jié)果，但有競(jìng)爭(zhēng)不一定都會(huì)產(chǎn)生冒險(xiǎn)。冒險(xiǎn)是競(jìng)爭(zhēng)的結(jié)果，但有競(jìng)爭(zhēng)不一定都會(huì)產(chǎn)生冒險(xiǎn)。顯然，門電路傳輸延遲時(shí)間有差別，是導(dǎo)致出現(xiàn)競(jìng)爭(zhēng)顯然，門電路傳輸延遲時(shí)間有差別，是導(dǎo)致出現(xiàn)競(jìng)爭(zhēng)-冒險(xiǎn)的重冒險(xiǎn)的重要原因。要原因。l 如何判斷是否存在邏輯冒險(xiǎn)如何判斷是否存在邏輯冒險(xiǎn)1) 當(dāng)有輸入變量當(dāng)有輸入變量A和和A通過(guò)不同傳輸途徑到輸出端時(shí)，那么當(dāng)通過(guò)不同傳輸途徑到輸出端時(shí)，那么當(dāng)輸入變量輸入變量A發(fā)