作業(yè)-第6章-講解

1、1.CPU結(jié)構(gòu)如下圖，其中一個累加器AC，一個狀態(tài)寄存器和其他四個寄存器，各部分的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向，要求：（1）表明圖中abcd四個寄存器的名稱。（2）簡述指令從主存取指/數(shù)到控制器的數(shù)據(jù)通路。 主存儲器主存儲器MabcALUAC狀態(tài)寄存器狀態(tài)寄存器微操作信號微操作信號發(fā)生器發(fā)生器d+1（1）表明圖中abcd四個寄存器的名稱。 a : 和存儲器連接、雙向，存儲器數(shù)據(jù)寄存器，即MDR b : 和存儲器連接、單向，存儲器地址寄存器，即MAR c : 和存儲器連接，單向，輸出到微操作信號發(fā)生器，即指令寄存器IR d : 輸入來自IR，并且可以+1操作，程序計數(shù)器，即PC（2）簡

2、述指令從主存取指/數(shù)到控制器的數(shù)據(jù)通路。 取指令操作： PC內(nèi)容MAR，發(fā)出讀命令； 讀存儲器內(nèi)容IR 取數(shù)據(jù)操作： 地址MAR，發(fā)出讀命令； 讀存儲器內(nèi)容MDR2.參照書上圖（6.9），根據(jù)以下3條指令的執(zhí)行過程，寫出每條指令執(zhí)行時的微指令和每個微指令中的微操作信號。（1）JMP Disp （PC相對尋址）（2）Load rs, rs1 （寄存器間接尋址）（3）ADD rs, rs1 （寄存器尋址）（1）JMP Disp （PC相對尋址） 操作描述：將指令（存放在IR中）disp域的內(nèi)容送PC。分析CPU數(shù)據(jù)通路，只能利用ALU運算實現(xiàn)該功能。 需要2個機器周期：取指周期、修改PC周期1、取

3、指周期微操作 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、PC修改周期微操作 dispALU; +ALU; ALUPC（2）Load rs, rs1 （寄存器間接尋址） 操作描述：存儲器訪問指令，存儲器的地址由寄存器rs1給出，訪問存儲器之后的數(shù)據(jù)放入寄存器rs中。分析CPU數(shù)據(jù)通路，存儲器地址計算，即將rs1寄存器內(nèi)容送AR,訪問存儲器，讀出結(jié)果在DR中，還需要將DR內(nèi)容送寄存器rs中。 需要4個機器周期：取指周期、計算地址周期、讀存儲器周期、結(jié)果回送周期。1、取指周期微操作 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、計算地址周期微操作

4、rs1DR; (rs1)ALU; +ALU; ALUAR3、存儲器讀周期微操作 ARAB; W/R#=0; M/IO#=1; DBDR4、結(jié)果回送周期微操作 rsGR; DRALU;+ALU; ALUGR（3）ADD rs, rs1 （寄存器尋址） 操作描述：將rs內(nèi)容和rs1內(nèi)容相加，結(jié)果送rs。分析CPU數(shù)據(jù)通路，利用ALU運算實現(xiàn)該功能。 需要2個機器周期：取指周期、計算周期1、取指周期微操作 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、PC修改周期微操作 rsGR; (rs)ALU; rs1GR; (rs1)ALU;+ALU; ALUGR4.假設(shè)CPU每條指令

5、機器周期的產(chǎn)生是由指令的類型決定，指令類型分2類，用變量AB表示，AB=00表示執(zhí)行1周期, AB=01執(zhí)行2周期，AB=1x表示執(zhí)行4周期。周期狀態(tài)00表示取指周期，01代表計算地址周期，10代表執(zhí)行周期，11代表寫回周期?，F(xiàn)要求現(xiàn)設(shè)計實現(xiàn)該功能的邏輯電路（使用JK觸發(fā)器）：（1）狀態(tài)轉(zhuǎn)移圖（2）功能表（3）卡諾圖（4）邏輯電路（1）狀態(tài)轉(zhuǎn)移圖00011110AB=00AB00AB=01AB01（2）功能表設(shè)觸發(fā)器狀態(tài)為Q1，Q0。JK觸發(fā)器JK輸入端連接在一起，命名為：N=J1=K1, M=J0=K0ABQ1Q0Q1Q0NM000000000001xxxx0010 xxxx0011xxxx

6、01000101010100010110 xXxx0111xXxx1000010110011011101011011011001111000101110110111110110111110011（3）卡諾圖xxxxx 1 1 1 1 00 01 11 1000 01 11 10 Q1Q0ABxxx11xx1 1 111 1 11 00 01 11 1000 01 11 10 Q1Q0AB N=AQ0 M=A+B (4)邏輯電路Q1 Q1J1 CP K1Q0 Q0J0 CP K0&1Q0 A BCPNM5.假設(shè)CPU指令系統(tǒng)有指令4條，如下： mov rs,rs1 add rs,rs1 load

7、 rs,(rs1+disp) store rs,(rs1+disp) 按照書圖6.9數(shù)據(jù)通路，假設(shè)mov和add占用2個機器周期(C1,C2)，load和store占用4個機器周期(C1,C2,C3,C4)。要求：（1）寫出每個指令的微操作（2）寫出微操作控制信號“+”(13)和“W/R”(23)的硬布線實現(xiàn)邏輯表達式（1）寫出每個指令的微操作 mov rs,rs1 2 mov rs,rs1 2個周期：個周期：1、取指周期 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、傳送周期 rs1GR; (rs1)ALU; +ALU; rsGR; ALUGR add rs,rs1

8、2 add rs,rs1 2個周期：個周期：1、取指周期 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、計算周期 rs1GR; (rs1)ALU; rsGR; (rs)ALU; +ALU; ALUGRload rs,(rs1+disp) 4load rs,(rs1+disp) 4個周期：個周期：1、取指周期 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、計算地址周期 rs1GR; (rs1)ALU; dispALU;+ALU; ALUAR3、取數(shù)周期 ARAB; W/R#=0; M/IO#=1; DBDR;4、送結(jié)果周期 rsGR; DRALU;

9、 +ALU; ALUGRstore rs,(rs1+disp) 4store rs,(rs1+disp) 4個周期：個周期：1、取指周期 PCAB; W/R#=0; M/IO#=1; DBIR; PC+12、計算地址周期 rs1GR; (rs1)ALU; dispALU;+ALU; ALUAR3、準(zhǔn)備數(shù)據(jù)周期 rsGR; (rs)ALU; +ALU; ALUDR4、寫數(shù)周期 ARAB; W/R#=1; M/IO#=1; DRDB;（2）寫出微操作控制信號“+”(13)和“W/R”(23)的硬布線實現(xiàn)邏輯表達式“+”= C2(load+store+add)+ C4(load)“W/R”: C1時，W/R=