第3章 存儲器

1、LOGO第第3章章 存儲器存儲器大連外國語大學(xué) 軟件學(xué)院第第3章章 存儲器存儲器本章重點內(nèi)容（本章重點內(nèi)容（ ）nDRAM的刷新n存儲容量的擴展n高速緩沖存儲器大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.1 存儲器概述存儲器概述n存儲器？n有哪些？大連外國語大學(xué) 軟件學(xué)院是記憶設(shè)備，存放程序和數(shù)據(jù)是記憶設(shè)備，存放程序和數(shù)據(jù)？追求低成本、大容量、高速度追求低成本、大容量、高速度第第3章存儲器章存儲器 3.1 存儲器概述存儲器概述 3.1.1 存儲器特性存儲器特性存儲器性能指標(biāo) n存儲容量n存取時間n存取周期n存儲器帶寬n價格大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.1 存儲器概

2、述存儲器概述 3.1.1 存儲器特性存儲器特性n存儲容量存儲二進制代碼的總位數(shù)存儲容量存儲容量=存儲單元個數(shù)存儲單元個數(shù)*存儲字長存儲字長（存儲字長即存儲單元的位數(shù)）存儲容量的單位是存儲容量的單位是b或者或者B，1B=8b大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.1 存儲器概述存儲器概述 3.1.1 存儲器特性存儲器特性n存取時間（存儲器訪問時間ta）執(zhí)行一次讀操作或?qū)懖僮魉璧臅r間 即從CPU給出有效地址啟動一次存?。ㄗx/寫）操作到該操作完成所需的時間大連外國語大學(xué) 軟件學(xué)院tat1t2收到有效地址讀出或?qū)懭胱x出或?qū)懭霐?shù)t第第3章存儲器章存儲器 3.1 存儲器概述存儲器概述 3.1

3、.1 存儲器特性存儲器特性n存取周期（tc）連續(xù)啟動兩次讀（或?qū)懀┎僮魉璧淖钚r間間隔 即存取時間加下一次存取開始之前所需的附加時間，單位是ns，通常ta 存儲芯片地址線根數(shù)，CPU地址線的低位低位與存儲器芯片相連，CPU地址線高位高位用于訪問存儲芯片的片選信號第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n地址線的連接大連外國語大學(xué) 軟件學(xué)院D7D0A11A10CS0CS1CS2CS3片選譯碼1K41K41K41K41K41K41K41K4.A8A9A0WE第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連

4、接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n數(shù)據(jù)線的連接nCPU數(shù)據(jù)線與存儲系統(tǒng)數(shù)據(jù)線應(yīng)匹配，如果CPU數(shù)據(jù)線數(shù)與存儲器數(shù)據(jù)位數(shù)不等，考慮進行位擴展n讀/寫命令線的連接nCPU的讀/寫線連接存儲器對應(yīng)的讀/寫線n注意注意：ROM芯片是只讀，沒有寫信號線；RAM既有讀又有寫大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n片選線的連接 存儲器的片選控制端CS與CPU的訪存控制信號MREQ和地址有關(guān)。訪存控制信號與高位地址共同作用產(chǎn)生存儲器的片選信號n片選信號有3種形成方法n全譯碼（使

5、用全部高位全部高位地址總線）n部分譯碼（部分部分高位地址線用于譯碼）n線選法（無需譯碼器，高位地址線每根選通一塊存儲器芯片）大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n片選線的連接大連外國語大學(xué) 軟件學(xué)院存儲器存儲器MA0A1.AKA0A1.AKCPU低位地址CS譯碼電路AK+1.ANCPU高位地址譯碼輸出選中內(nèi)存單元MREQ第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n74LS138譯碼器大連外國語大學(xué) 軟件學(xué)院使能

6、端使能端變量輸入端變量輸入端輸出端輸出端74LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7一般連接到地址線一般連接到地址線 Ai一般連接到芯片的片選控制端一般連接到芯片的片選控制端第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n74LS138譯碼器大連外國語大學(xué) 軟件學(xué)院 譯碼器的輸出譯碼器的輸出ABCG1G2AG2B100001Y1=0，其余均為1001001Y4=0，其余均為1000001Y0=0，其余均為1010001Y2=0，其余均為1110001Y3=0，其余均為1101001Y5=0，其余均

7、為1011001Y6=0，其余均為1111001Y7=0，其余均為1 X X X 0 其余情況Y0-Y7全是074LS138的功能表/真值表使能端輸入端輸出端第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n例： 某CPU有20根地址線，8根數(shù)據(jù)線，并用 MEMR和MEMW 作為訪存控制信號。由兩片27256 EPROM和兩片62256 SRAM構(gòu)成一個8位存儲器系統(tǒng)如下圖所示。已知：27256和62256均為32K*8位的存儲芯片問：（1）圖中采用何種譯碼方式形成存儲器的片選信號？ （2）圖中各存儲芯片的地址范圍為多少？

8、大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n地址范圍 通常用十六進制碼表示，如60008A10H，其中H代表前面的數(shù)字是十六進制數(shù)。十進制：0 9、1015十六進制：09、AF（H）二進制：0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111例：60008A10H轉(zhuǎn)換成二進制代碼表示的范圍是0110 0000 0000 00001000 1010 0001 0000大連外國語大學(xué) 軟件學(xué)院

9、1位十六進制的數(shù)可以轉(zhuǎn)化為4位二進制的數(shù)。0-F對應(yīng)0000-1111第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n例：大連外國語大學(xué) 軟件學(xué)院大外軟件學(xué)院A0A14OECED0D762256(2#)WEA0A14OECED0D762256(1#)WEA0A14OECED0D727256(2#)A0A14OECED0D727256(1#)譯碼器ABCE1E2E3Y0Y1Y2Y3Y4Y5Y6Y7A15A16A17A18A19A0A14D0D7MEMRMEMW第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接

10、3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n（2）圖中各存儲芯片的地址范圍為多少？027256（1#）0A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0100010 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 110001101010 00 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 11010162256（1#）880008FFFFA8000AFFFF使使能能端端輸輸入入端端第第3章存儲器章存儲器 3.4 存儲器

11、與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n例： 設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號，用WR作讀/寫 控制信號?，F(xiàn)有下列存儲芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138譯碼器和各種門電路，要求6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)；則： 寫出對應(yīng)二進制碼，確定系統(tǒng)/用戶程序容量合理選用上述存儲芯片，說明各選幾片？詳細(xì)畫出存儲器的片選邏輯大連外國語大學(xué) 軟件學(xué)院必須熟練掌握必須熟練掌握讀題，已知CPU、組成存儲器的存儲芯片的規(guī)格以

12、及存儲器的分區(qū)情況；求存儲芯片如何組成存儲器，以及CPU如何與存儲芯片連接第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置 大連外國語大學(xué) 軟件學(xué)院大外軟件學(xué)院(1) 寫出對應(yīng)的二進制地址碼0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位1K8位A15A14A13 A11 A10 A7 A4 A3 A0RAM2片1K4

13、位ROM1片 2K8位6000H67FFH6800H6BFFH（2）確定芯片數(shù)量及類型必須熟練掌握必須熟練掌握第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置 大連外國語大學(xué) 軟件學(xué)院0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位1片 ROM1K 4位2片RAM

14、A12A14C B A(4) 確定片選信號(3) 分配地址線 A10 A0 接 2K 8位 ROM 的地址線 A9 A0 接 1K 4位 RAM 的地址線使能端RAM的A10怎么連？6000H67FFH6800H6BFFH輸出端為Y4和Y5必須熟練必須熟練掌握掌握第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置 大連外國語大學(xué) 軟件學(xué)院 2K 8位 ROM 1K 4位 RAM1K 4位 RAM1PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WRCPU或門0

15、0-001110-111-1(5) 畫出CPU與存儲芯片連接圖必須熟練掌必須熟練掌握握第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n例：3-2（P66） 設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號，用WR作讀/寫 控制信號?，F(xiàn)有下列存儲芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138譯碼器和各種門電路，要求:最小8K為系統(tǒng)程序區(qū)，與其相鄰的16K為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序區(qū)。請指出芯片種類和片數(shù)，以及畫出片選邏輯大連外

16、國語大學(xué) 軟件學(xué)院必須熟練掌握必須熟練掌握第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n已知最小8K為系統(tǒng)程序區(qū)，與其相鄰的16K為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序區(qū)大連外國語大學(xué) 軟件學(xué)院A15 A14 A13 A00 0 0 0 00 1 0 1 10 1 0 0 00 0 1 1 11 1 1 1 0 00 0 0 1 10 0 1 0 01 1 1 1 1 1最小地址（8K）相鄰的（16K)最大地址（4K）未使用的空間第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存

17、儲器的配置計算機中主存儲器的配置n（1）寫出二進制碼范圍；（2）選芯片種類及數(shù)量；（3）分配地址線；（4）定片選信號線大連外國語大學(xué) 軟件學(xué)院A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 所選芯片00000000000000008K*8 ROM000111111111111100100000000000002片8K*8 RAM00111111111111110100000000000000010111111111111111110000000000004K*8 ROM1111111111111111CBA最小地址從全0開始，往后數(shù)；

18、最大地址從全1開始往前數(shù)。第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n（5）畫出連接圖見P67的圖3-20大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n作業(yè)題【紙面上交】 已知條件如例3-2，但是CPU有15根地址線，要求最小4K為系統(tǒng)程序區(qū)，與其相鄰16K為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序區(qū)。請指出芯片種類和片數(shù)n寫出對應(yīng)的二進制地址碼n確定芯片數(shù)量及類型n分配地址線n確定片選信號線n畫出連接圖大連外國語大學(xué)

19、軟件學(xué)院第第3章存儲器章存儲器 3.4 存儲器與存儲器與CPU連接連接 3.4.3 計算機中主存儲器的配置計算機中主存儲器的配置n作業(yè)題答案： 最小4K為系統(tǒng)程序區(qū)，與其相鄰的16K為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序區(qū)。大連外國語大學(xué) 軟件學(xué)院A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 所選芯片0000000000000004K*8位 ROM0001111111111110010000000000002片4K*8位 RAM00111111111111101000000000000001011111111111101100000000

20、00002片4K*8 位RAM0111111111111111000000000000001001111111111111110000000000004K*8 位ROM111111111111111CBA最小地址從全0開始，往后數(shù)；最大地址從全1開始往前數(shù)。Y0Y1Y2Y3Y4Y7第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器為什么會有高速緩沖存儲器的存在？ 大連外國語大學(xué) 軟件學(xué)院高低小大快慢輔存速度速度容量容量 價格價格 位位CPUCPU主機寄存器寄存器主存主存Cache磁盤磁盤光盤光盤磁帶磁帶第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器n存儲器的層次結(jié)構(gòu)nC

21、PU近期要訪問的程序和數(shù)據(jù)提前從主存送到Cache 大連外國語大學(xué) 軟件學(xué)院CPU主存緩存訪問Cache第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器n程序訪問的局部性原理n在一段較短的時間間隔內(nèi)，CPU所訪問的程序在內(nèi)存中的地址往往集中在內(nèi)存某一個地址范圍內(nèi)n時間局部性 某指令/數(shù)據(jù)被執(zhí)行，不久以后可能被再次執(zhí)行。（循環(huán)操作）n空間局部性 一旦程序訪問某內(nèi)存單元，不久以后，其附近的單元也要被訪問。（程序順序執(zhí)行）大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器nCache的應(yīng)用除了加在CPU與主存儲器之間外，硬盤、打印機、CD-ROM等外圍設(shè)

22、備也都會加上Cache來提升該設(shè)備的數(shù)據(jù)存取效率大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.1 基本原理基本原理nCPU看到的是一個完整的“內(nèi)存-Cache存儲系統(tǒng)”nCPU只能夠發(fā)出內(nèi)存地址來訪問“內(nèi)存Cache存儲系統(tǒng)”，無法直接發(fā)出Cache地址n由“主存Cache地址映象變換機構(gòu)”來完成內(nèi)存地址到Cache地址的變換n變換過程對用戶透明n內(nèi)存與Cache之間是以數(shù)據(jù)塊為單位進行交換的大連外國語大學(xué) 軟件學(xué)院存儲單元存儲單元存儲單元若干個存儲單元（字）稱為一個數(shù)據(jù)塊塊第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.1

23、 基本原理基本原理nCache的工作原理大連外國語大學(xué) 軟件學(xué)院 主 存 地 址 未 命 中 數(shù) 據(jù) 送 C PU （ 一 個 字 ） 塊 號B 塊 內(nèi) 地 址w 塊 號b 塊 內(nèi) 地 址w C ache 未滿 C ache 地 址 替 換 塊 裝 入 塊 主 存 地 址 （ 來 自 C PU ） 主 存 儲 器 主 存 -C ache 地 址 變 換 C ache 替 換 策 略 命 中 已 滿 第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.1 基本原理基本原理-主存和緩存編址主存和緩存編址大連外國語大學(xué) 軟件學(xué)院大外軟件學(xué)院 主存塊號主存儲器012m1字塊 0字塊

24、1字塊 M1主存塊號塊內(nèi)地址m位b位n位M塊B個字緩存塊號塊內(nèi)地址c位b位C塊B個字 字塊 0字塊 1字塊 C1012c1標(biāo)記Cache緩存塊號 用來表示當(dāng)前存放的用來表示當(dāng)前存放的是哪一個主存塊是哪一個主存塊,該標(biāo)該標(biāo)記的內(nèi)容相當(dāng)于主存記的內(nèi)容相當(dāng)于主存塊的編號塊的編號第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.1 基本原理基本原理大連外國語大學(xué) 軟件學(xué)院主存儲器主存塊號塊內(nèi)地址m位b位n位M塊B個字緩存塊號塊內(nèi)地址c位b位C塊B個字Cache主存和緩存按塊存儲，塊的大?。繅K幾個字）相同, B 為塊長。規(guī)定規(guī)定Cache塊數(shù)：塊數(shù)：C=2C主存塊數(shù)：主存塊數(shù)：M=

25、2m塊長塊長B=2b（每塊幾個字）（每塊幾個字）M C 塊長塊長B=2b （每塊幾個字）（每塊幾個字）第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.1 基本原理基本原理P71【例3-4】設(shè)Cache 的工作速度是主存的5 倍，且Cache 被訪問命中的概率為95%，則采用Cache 后，存儲器性能提高多少？n 解：設(shè)Cache 的存取周期為t，主存的存取周期為5t，則系統(tǒng)的平均訪問時間為： ta 0.95t+0.055t1.2t 性能為原來的5t /1.2t 4.17 倍，即提高了3.17 倍。大連外國語大學(xué) 軟件學(xué)院必須熟練掌握必須熟練掌握第第3章存儲器章存儲器 3.

26、5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n Cache的容量n主存到Cache的地址映射n塊的查找算法n塊的替換算法nCPU執(zhí)行寫操作時候的寫策略n數(shù)據(jù)塊大小的選擇nCache數(shù)目的選擇大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n Cache的容量n容量與價格、速度的平衡（沒有最優(yōu)）n許多研究表明，1KB-512KB最有效大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射 Cache的數(shù)

27、據(jù)塊比主存的數(shù)據(jù)塊少很多，須按照某種函數(shù)關(guān)系把主存的數(shù)據(jù)塊映射到Cache中n地址變換 數(shù)據(jù)裝入cache后，執(zhí)行程序時，應(yīng)將主存地址變換成Cache地址，稱為地址變換，（由于塊內(nèi)地址一致）只是主存塊號與Cache塊間的轉(zhuǎn)換n映射和變換是硬件實現(xiàn)，對用戶透明大連外國語大學(xué) 軟件學(xué)院塊k塊i塊jCache內(nèi)存內(nèi)存第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射方式n 直接映射n 全相聯(lián)映射n 組相聯(lián)映射大連外國語大學(xué) 軟件學(xué)院塊i塊j內(nèi)存內(nèi)存字（存儲單元）塊（多個字組成）組（多個塊組成）第第3章存儲器章存儲器 3.5 高速緩沖存儲

28、器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射規(guī)定（把主存的數(shù)據(jù)塊j映射到Cache中）規(guī)定： i = j mod C （C = 2c）ni是Cache的塊號nj是主存的塊號nC是Cache的總塊數(shù)，C= 2cn小c是位數(shù)nmod是取余，如5 mod 2=1（5對2取余為1）大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射映射結(jié)果大連外國語大學(xué) 軟件學(xué)院 字塊2c+1 字塊2c 字塊0 字塊 0 字塊2m1 字塊2c+1 字塊2c+11 字塊2c +1 字塊2c 字

29、塊2c1 字塊1 字塊0主存儲體 字塊 1 標(biāo)記 字塊 0 標(biāo)記字塊 2c1標(biāo)記Cache存儲體012c-1Cache塊與主存塊塊與主存塊對應(yīng)關(guān)系為對應(yīng)關(guān)系為1對多：對多：Cache每個緩存塊 i 可以和 若干 個 主存塊 對應(yīng)；每個主存塊 j 只能和 一 個 Cache緩存塊 對應(yīng)。第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射地址變換過程nb位能表示出2的b次冪個存儲單元（字）nc位能表示出2的c次冪個Cache存儲塊【每個塊由多個字組成】；t位能表示2的t次冪個被放入Cache的主存塊，t=主存地址根數(shù)-b-c大

30、連外國語大學(xué) 軟件學(xué)院不用變換內(nèi)存地址的此c位定位到Cache中的哪一塊內(nèi)存地址中的此t位同Cache標(biāo)記比較t 位c 位b位m位位 主存字塊標(biāo)記 Cache字塊地址 字塊內(nèi)地址 Cache字塊地址Cache塊內(nèi)字地址標(biāo)記c 位b位主存地址Cache地址t=m-c，怎么來的？第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射總結(jié)n主存字塊標(biāo)記t=m-c 主存中會有很多塊映射到Cache中的同一塊，到底是多少塊呢？M = 2m （主存總塊數(shù)）C = 2c（Cache總塊數(shù)）n主存中共計有2t個塊都可以映射到Cache中的某一

31、塊n硬件實現(xiàn)簡單，成本低；固定、死板，易發(fā)生沖突大連外國語大學(xué) 軟件學(xué)院= 2 m c = 2t第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射P74【例3-5】假設(shè)主存容量為512KB，Cache容量為4KB，每個字塊為16個字，每個字32位，則：n Cache 地址有多少位？可容納多少塊？n 主存地址有多少位？可容納多少塊？n 在直接映射方式下，主存的第幾塊映射到Cache 中的第5塊（設(shè)起始字塊為第1塊）？n 畫出直接映射方式下主存地址字段中各段的位數(shù)。大連外國語大學(xué) 軟件學(xué)院主存和cache緩存，由多個塊組成，而

32、塊由多個字組成。先計算存儲器有多少個字，再把字劃分成塊。必須熟練掌握必須熟練掌握第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射P74【例3-5】假設(shè)主存容量為512KB，Cache容量為4KB，每個字塊為16個字，每個字32位，則：n（1）cache的容量為4KB，4KB等于2的12次冪，所以地址位數(shù)12（12根地址線）。因為每個字32位等于4B，則容量4KB的話是1K個字，而每塊16個字，則共需要1K/16等于64塊n（2）主存512KB，等于2的19次冪，所以地址位數(shù)是19（19根地址線）。由每個字4B知，主存共有

33、512KB/4B等于128K個字，而每塊16個字，則共需要128K/16等于8K塊（8192）大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射直接映射P74【例3-5】假設(shè)主存容量為512KB，Cache容量為4KB，每個字塊為16個字，每個字32位，則：n（3）5,64+5,64*2+5，2的13次冪-64+5?！?的13次冪是8192，64塊】n（4）cache塊地址c，因為64塊是2的6次冪，所以，用6位可以表示出cache塊的地址；塊內(nèi)地址b，因為16個字需要4位，每個字32位（4B）需要用2位，

34、共計4+2等于6位；主存塊標(biāo)記t=m-c=19-12=7大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射全相聯(lián)映射規(guī)定 主存中的任一塊可映射到Cache中的的任一塊上大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射全相聯(lián)映射映射結(jié)果 主存中的任一塊可映射到Cache中的的任一塊上大連外國語大學(xué) 軟件學(xué)院大外軟件學(xué)院字塊2m1字塊2c1字塊1 字塊0字塊2c1字塊1字塊0標(biāo)記標(biāo)記標(biāo)記m = t+c Cache 存儲器主

35、存儲器 字塊0完全自由第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射全相聯(lián)映射地址變換nb位能表示出2的b次冪個存儲單元（字）nm=主存地址線根數(shù)-塊內(nèi)地址位數(shù)b大連外國語大學(xué) 軟件學(xué)院主存字塊標(biāo)記 字塊內(nèi)地址m = t + c 位b位Cache塊號 字塊內(nèi)地址 c 位b位標(biāo)記 m位主存地址Cache地址不用變換比較第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射全相聯(lián)映射總結(jié)n 主存共有2m個塊，此2m個塊均可以映射到Cache中的任一塊。故Cache “標(biāo)記

36、”位應(yīng)為m位n標(biāo)記位為：m = t + c位，訪問Cache時需與全部Cache塊的標(biāo)記進行比較，查找時間長n優(yōu)點極其靈活自由，缺點硬件電路復(fù)雜大連外國語大學(xué) 軟件學(xué)院主存字塊標(biāo)記 字塊內(nèi)地址m = t + c 位b位主存地址第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射組相聯(lián)映射規(guī)定n規(guī)定：規(guī)定： CacheCache分為分為Q Q組，每組組，每組R R塊，每塊塊，每塊？字字（則共有QR塊，而C = 2C =QR ） i=j mod QnQ:Cache共分為Q組；nj:主存的塊號；ni:主存j塊對應(yīng)的Cahce組號；n某一主

37、存塊j對Q取余，映射到緩存的第i組中的任一塊。主存塊同Cache組之間是直接映射；主存塊同Cache特定組內(nèi)的塊是全相聯(lián)映射大連外國語大學(xué) 軟件學(xué)院第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射組相聯(lián)映射映射結(jié)果大連外國語大學(xué) 軟件學(xué)院 字塊0 字塊 1 字塊 0 字塊2c-r 字塊2c-r+1字塊2m1字塊2c-r+1 字塊2c-r + 1 字塊2c-r字塊2c-r 字塊1 字塊0 字塊 3標(biāo)記 字塊 1標(biāo)記字塊 2c1標(biāo)記 字塊 2標(biāo)記 字塊 0標(biāo)記字塊 2c2標(biāo)記組組012c-r1Cache主存儲器共共 Q 組組，每組內(nèi)

38、 2 塊（ 2r ，r = 1)1注：注：主存塊主存塊同同Cache組組之間是之間是直接直接映射映射；主存塊主存塊同同Cache特定組內(nèi)的特定組內(nèi)的塊塊是是全相聯(lián)映射全相聯(lián)映射第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射組相聯(lián)映射地址變換n內(nèi)存共分為M個塊：M = 2mnb位能表示出2的b次冪個存儲單元（字）；q位表示Cache分Q組，Q=2q；Cache每組含R塊，R=2r ； 則C = 2c = QR = 2q2r = 2q+r ，所以c= q+r 大連外國語大學(xué) 軟件學(xué)院大外軟件學(xué)院s = t + r 位b 位m 位

39、字塊內(nèi)地址組地址主存字塊標(biāo)記不用變換到底映射到哪一個組上比較主存地址Cache地址q = cr 位Cache塊號字塊內(nèi)地址標(biāo)記 b位 c位s = t + r位第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射組相聯(lián)映射 P76【例3-6】設(shè)采用兩路組相聯(lián)方式，即d3，w1，那么主存的第15塊映射到Cache的哪個塊中？n解：Cache分為v2的d次冪8組，每一組有2的w次冪2個行（塊）。 ij mod v 15 mod 8 7， 所以，主存的第15塊映射到Cache的第7組，每組有2塊，組內(nèi)是全相聯(lián)映射方式，所以主存的第15塊映射

40、到Cache的第14、15塊中。 字塊內(nèi)地址組地址主存字塊標(biāo)記d位：共有2的d次冪個組w位：每組里2的w次冪個塊主存地址必須熟練掌握必須熟練掌握第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n地址映射組相聯(lián)映射總結(jié) 字塊內(nèi)地址組地址主存字塊標(biāo)記s = t + r 位q = cr 位b 位主存地址主存地址m 位Cache塊號字塊內(nèi)地址標(biāo)記Cache地址地址 b位 c位s = t + r位 S = m q m = t + c q = c rs = t + r主存字塊標(biāo)記主存字塊標(biāo)記 s = t + r組地址組地址 q = c r 位位知含義

41、可確定主存塊映射到Cache哪一個組上。Cache共計有 C = 2c 個塊 Cache每組有 2r 個塊= 2cr可知Cache共計有多少組2 = Mm2 = Bb2 = Cc2 = Qq2 = Rrmc = t組數(shù)只要理解，就不糾結(jié)_第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n替換策略 Cache要盡量保存最新的數(shù)據(jù)。當(dāng)一個新的主存塊需要拷貝到Cache，而允許存放此塊的位置被其他的主存塊占用時，就需要替換。由硬件實現(xiàn)。n4種替換算法n最少使用算法（LRU）n先進先出算法（FIFO）n最不常使用算法（LFU）n隨機替換算法第第3

42、章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n寫策略 寫操作占存儲器操作的15%，過程比較復(fù)雜。因為對Cahce塊內(nèi)寫入的信息必須同被映像的主存塊內(nèi)信息完全一致。采用如下方法使得兩者保持一致：n寫直達(dá)法 當(dāng)寫Cache命中時，CPU對主存和Cache同時進行寫操作?？奢^好的維護Cache與內(nèi)存的一致性。 當(dāng)寫Cache未命中時，CPU只直接寫入內(nèi)存第第3章存儲器章存儲器 3.5 高速緩沖存儲器高速緩沖存儲器 3.5.2 Cache的設(shè)計要素的設(shè)計要素n寫策略 寫操作占存儲器操作的15%，過程比較復(fù)雜。因為對Cahce塊內(nèi)寫入的信息必須同被映像的主存塊內(nèi)信息完全一致。采用如下方法使得兩者保持一致： n寫回法 當(dāng)CPU寫Cache命中時，只修改Cache中的內(nèi)容，而不立即寫入主存，只有當(dāng)該塊被換出到內(nèi)存時才寫回主存； 當(dāng)未命中時，將此