計算機原理：第四章半導(dǎo)體存儲器2of2

1、 14.4存儲器和CPU連接一、考慮的幾個方面、地址分配 - 各部分存儲器電路在計算機 整個存儲器空間中占用的 物理地址。、速度配合、總線負載能力每部分存儲器電路（芯片）有一個芯片選中控制端，由高位地址信號加必要控制信號譯碼產(chǎn)生。 內(nèi)存分為ROM區(qū)和RAM區(qū)，而RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)。地址連續(xù)問題：不夠就加驅(qū)動器。：不夠快就在CPU時序中插入 等待周期。 2內(nèi)存地址空間的分配在PC機中，大部分存儲區(qū)域已被系統(tǒng)使用或被系統(tǒng)保留，用戶擴展存儲器可選擇的地址范圍一般落在0C0000H 0DFFFFH范圍內(nèi)。當然，實際設(shè)計時，還需要考慮系統(tǒng)的具體配置，以及是否需要設(shè)置選擇開關(guān)改變擴展存儲器的地址

2、范圍。 3二、片選譯碼 常用的片選控制譯碼方法有線選法、譯碼法（部分譯碼法、全譯碼法）等。線選法部分譯碼法全譯碼法 4（1）8KBCS（2）8KBCS（3）8KBCS（4）8KBCS1111A13A14A16A15A0A12線選結(jié)構(gòu)示意圖線選法 每一根地址線選通一塊芯片，這種方法稱為線選法。當存儲器容量不大,所使用的存儲芯片數(shù)量不多,而CPU尋址空間遠遠大于存儲器容量時,可用高位地址線直接作為存儲芯片的片選信號。 54個片選信號使用4根地址線，電路結(jié)構(gòu)簡單。缺點是： 系統(tǒng)必須保證A16A13不能同時為有效低電平； 同部分譯碼法一樣，因為最高段地址信號（ A19 A17 ） 不參與譯碼，也存在地

3、址重疊問題；A13 A16A14 A15R/WD0 D7A0 A12 8K*8D07 8K*8D07 8K*8D07CS1 8K*8D07 6部分譯碼法 用高位地址中的一部分地址進行譯碼產(chǎn)生片選信號。 8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4譯碼器A0A12A13A14Y0Y1Y3 7芯片A19 A15 A14A13A12 A0地址空間（順序方式）000000000000000 1111111111111011011與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號（ A19A15 ）不參與片選譯碼，即這幾位地址信號可以為任何值。共占用25組地址00000110001111111

4、0001100011000000000H 001FFFH0C0000H 0C1FFFH0F8000H 0F9FFFH造成地址空間的重疊0C2000H 0C3FFFH0C4000H 0C5FFFH0C6000H 0C7FFFH 8全譯碼法 用全部的高位地址進行譯碼產(chǎn)生片選信號。 8KB(2)CS 8KB(1)CS 8KB(4)CS譯碼器A0A12A13A19Y0Y1Y3 9芯 片A19 A15 A14A13A12A0地址空間（順序方式）0C0000H 0C1FFFH0C2000H 0C3FFFH0C4000H 0C5FFFH0C6000H 0C7FFFH全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與

5、譯碼。設(shè)該擴展存儲器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號與各芯片所占地址空間的關(guān)系：000000000000011111111111111100000110000111000101100011從該表中可以看出： 低位地址線A12A0應(yīng)直接接在存儲芯片上，尋址片內(nèi)8K單元；次高位地址線A14A13譯碼后產(chǎn)生片選信號區(qū)分4個存儲芯片；最高位地址線A19A15及控制信號M/(/IO)可用作片選信號有效的使能控制。 10例1 符合要求的全譯碼電路D0 D7A0 A12 8K*8D07 8K*8 D07 8K*8 D07CS1 8K*8 D07用門電路完成片選譯碼，電路結(jié)

6、構(gòu)看起來比較復(fù)雜。A19 A18 A17A16 A13 A14 A15 M/IOR/W 11例2 符合要求的全譯碼電路用譯碼器代替門電路完成片選譯碼，電路工作穩(wěn)定，結(jié)構(gòu)簡練。24譯碼器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO 8K*8D07 8K*8D07 8K*8D07CS1 8K*8D07 12例3： 某微機系統(tǒng)地址總線為16位，實際存儲器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設(shè)計譯碼電路。設(shè)計的一般步驟: 該系統(tǒng)的尋址空間最大為64KB，假定實際存儲器占用最低16

7、KB的存儲空間，即地址為0000H3FFFH。其中0000H1FFFH為EPROM區(qū)，2000H3FFFH為RAM區(qū)。 132KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM區(qū)RAM區(qū) 地址分配圖 根據(jù)所采用的存儲芯片容量，可畫出地址分配圖；地址分配表。 確定譯碼方法并畫出相應(yīng)的地址位圖。 根據(jù)地址位圖，可考慮用3-8譯碼器完成一次譯碼，用適當邏輯門完成二次譯碼。 14ROM: 0000H07FFH,0800H0FFFH,1000H17FFH,17FF1FFFH A10A0=0000000000011111111111 A12

8、A11=0011 A15A14A13=000RAM: 2000H23FFH,2400H27FFFH,.3C00H3FFFH A9A0=00000000001111111111(低位地址線：片內(nèi)地址) A12A11A10=000111(次高地址線：片選譯碼) A15A14A13=001（最高地址線：決定存儲器在系統(tǒng)內(nèi)存中 的地址范圍） 15A1174LS138ABCG2AG2BG1A12A13A14A15+5V譯碼器+Y4Y1Y2Y3Y0Y5Y6Y71A10 (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12)去4片EPROM去8片RAM片選控制譯

9、碼電路圖 16 二、片選譯碼 譯碼器 例如74LS138 真值表，P213，表4.7如 CBA = 011 時，Y3 = 0， 其它都為 1。P213 圖4.29 74LS138引腳和邏輯框圖100 時有選中，其它時輸出全1（無選中） 17P214 圖4.31 IBMPC/XT 與6116的連接CPU用片選信號加讀寫控制信號訪問存儲器 A19 A18 A17 A16 A15 A14 A13 A12 = 1 0 1 0 0 0 0 0 = A0H 時 6116A被選中注意：A11未參加譯碼 18二、片選譯碼CS、CE: 芯片選中,低電平有效(常用)CPU用片選信號分片指定存儲器芯片舉例：P214

10、圖4.31高位地址如下所列：A19A18A17A16A15A14A13A12A11 A10 .A01 0 1 0 0 0 0 0 X當A11 0時地址為A0000HA07FFH,CS0當A11 1時地址為A0800HA0FFFH ,CS00 . 01 .1 19地址重疊兩個不同的地址都會選中同一個 存儲器單元，這種現(xiàn)象稱為地址重疊一片2KB的存儲器電路， 占有2個2KB的地址范圍。原因是A11沒有參加地址譯碼。 203. 片選譯碼總結(jié)及注意事項全譯碼 :全部地址線都參加譯碼特點:物理地址和存儲單元電路一一對應(yīng)部分譯碼:部分地址線沒參加譯碼特點:多個物理地址指向同一存儲單元電路 n根地址線未參加譯碼，產(chǎn)生2n個重疊區(qū) 允許使用: 譯碼電路簡單，地址浪費對地址譯碼 的分析包括兩部分：片選信號的譯碼電路(高位地址加控制信號）存儲器芯片上的地址譯碼(低位地址加控制） 21在多個重疊地址區(qū)中： 默認所有未參加譯碼的地址信號取值為0時對應(yīng)