射頻電路理論和應(yīng)用技術(shù)

1、2022/7/10射頻電路理論和應(yīng)用技術(shù)2022/7/10微帶線的不均勻性一般的微帶電路元件都不包含著不均勻性。微帶濾波器、微帶變阻器的不同特性阻抗微帶段的連接處，即是尺寸跳變；平行耦合微帶帶通濾波器的半波諧振線的兩端即為微帶截?cái)?；微帶分支線電橋、功分器等則包含一些分支T接頭2022/7/102022/7/10不均勻性在微帶電路中是必不可少的。從等效電路上來看，它相當(dāng)于并聯(lián)或串聯(lián)一些電抗元件，或是使參考面產(chǎn)生某些變化。在設(shè)計(jì)微帶電路時(shí)（特別是精確設(shè)計(jì)時(shí)），必須考慮到不均勻性所引起的影響，將其等效參量計(jì)入電路參量中去，否則將引起大的誤差。2022/7/10一、微帶線截?cái)喽说牡刃щ娐吩谖щ娐分谐?/p>

2、遇到截?cái)嗟那樾?。截?cái)嗟哪康氖菫榱说玫揭粋€(gè)開路端。由于導(dǎo)帶條和襯底之間有介質(zhì)板隔開，所以實(shí)際是不便于直接短路。為了得到一個(gè)短路端，通常必須用 l/4 開路線來等效于短路。在截?cái)喽烁浇?，電場的分布發(fā)生變形，如圖所示，其電力線要延伸到階段端的外面。2022/7/10這就表明，在這個(gè)局部地區(qū)內(nèi)要儲(chǔ)存電能。因此，截?cái)喽尾⒉皇且粋€(gè)簡單的開路端，那里就像接了一個(gè)電容負(fù)載。這個(gè)電容負(fù)載也等效于一小段理想開路線。換句話說，等效的開路截面比微帶的實(shí)際截?cái)喽讼蛲庋由炝艘欢尉嚯x2022/7/10電場向微帶截?cái)喽艘酝獾淖杂煽臻g擴(kuò)散的結(jié)果，必然引起在介質(zhì)板內(nèi)外的表面波(它沿著微帶長度的方向繼續(xù)向前傳播)和自由空間輻射的波

3、。如果介質(zhì)板的厚度達(dá)到一定程度，還會(huì)在微帶線上引起反向傳播的高次型波。這些效應(yīng)都不能用電容負(fù)載來說明。但由于實(shí)際上總是盡量使介質(zhì)板的厚度遠(yuǎn)小于波長（例如 er = 9.6 的瓷片厚度用1mm或，相對(duì)于的波長而言，不到1/10波長），所以上列三種效應(yīng)都可以忽略不計(jì)，如果介質(zhì)板不夠薄，用電容負(fù)載來等效的誤差就很大。2022/7/10在用電容負(fù)載來等效截?cái)喽藭r(shí)，可以做如下的近似：由于波在均勻線段上傳播時(shí)，其橫截面內(nèi)場的分布與靜電場形式相同，所以可用均勻荷電的帶條來模擬均勻線段，而用半無限長的荷電帶條截?cái)喽藖砟M微帶的截?cái)喽?。半無限長的荷電帶條上，平均單位長度的電荷 q1 沿著帶條長度的分布大致如下圖

4、所示。在離截?cái)喽讼喈?dāng)遠(yuǎn)處，電荷仍是均勻的；只是在截?cái)喽烁浇?，電荷密度才超出了一般電荷密?q1 。2022/7/10超出的部分 q1 - q1 就是由于截?cái)喽说挠绊懚a(chǎn)生的剩余電荷分布。把 q1 - q1 對(duì)長度 z 積分，就得到剩余電荷 Qc設(shè)荷電的導(dǎo)帶條與襯底導(dǎo)體之間有電位差 V ，那么，等效的電容負(fù)載 CK就等于等效的長度延伸L 則由下式?jīng)Q定：2022/7/10顯然，CK 決定于導(dǎo)帶條寬度 w 和厚度 h 以及介質(zhì)板的 er 。二、微帶線間隙等效電路一條微帶線中間被割開一段間隙，可以看成是兩條微帶線通過一個(gè)串聯(lián)電容 C12 而互相耦合起來。兩條微帶的截?cái)喽伺c導(dǎo)體襯底之間必然也等效于各并聯(lián)

5、一個(gè)電容微帶線間隙的等效電路可以設(shè)想是一個(gè)型電容網(wǎng)絡(luò)2022/7/10由于兩條微帶線的截?cái)喽嘶ハ嘤绊?，所以兩個(gè)并聯(lián)電容不再等于 Ck 。顯然，間隙 s 愈寬，兩條微帶線的截?cái)喽嘶ハ嗟挠绊懢陀?，所?C12 愈小，C1 愈接近于Ck ；s 愈窄，C12 就愈大，而 C1 就愈小。所以當(dāng) s 由 0 變到時(shí)，C1 應(yīng)當(dāng)由 0 增加到 Ck ，而 C12 應(yīng)當(dāng)由減少到 0 。這兩個(gè)電容 C1 和 C12 可以在兩種相互獨(dú)立的條件下測量或計(jì)算出來。一、兩條微帶線對(duì)稱饋電，使兩個(gè)截?cái)喽酥g沒有電壓，即C12 等于短路。如圖1所示。這時(shí)求得的偶模電容Ce 等于兩個(gè)C1 并聯(lián)。2022/7/10二、兩條微

6、帶線反對(duì)稱饋電，如圖2所示。這時(shí)一個(gè) C12 可以看成是兩個(gè)2C12 串聯(lián)，其中心點(diǎn)等于接地。這時(shí)求得的奇模電容 Co 等于 C1 和 2C12 并聯(lián)。求得 Ce 和 Co 后，就可以得到 C1 和 C2 ：（Ce=C1+2C12）2022/7/10三、微帶線的尺寸跳變在兩條不同特性阻抗的微帶線的連接點(diǎn)上必然發(fā)生寬度跳變，較寬的那根微帶線局部被截?cái)?。在被截?cái)嗟牡貐^(qū)，電荷不是增多了，反而是減少了。因?yàn)殡娏骶€在導(dǎo)帶條內(nèi)表面上的分布大致如圖所示，在局部被截?cái)嗟貐^(qū)電流密度較少，所以面電荷密度也較少。若按照靜電分布來模擬，這里恰恰是一個(gè)尖端地區(qū)，應(yīng)當(dāng)電荷密度極大?？梢娊?jīng)典模擬的方法對(duì)此已不適用。2022

7、/7/10根據(jù)上述電流線可以估計(jì)出寬度跳變的等效電路，如下圖a所示。串聯(lián)電感表示這個(gè)地區(qū)的電能減少而磁能突出地大；如果仍根據(jù)靜電模擬的辦法，等效電路就應(yīng)當(dāng)畫成上圖中的b圖,那是不正確的。2022/7/10四、微帶線直角折彎直角折彎的電流線示意圖如圖3a所示。在拐角地區(qū)如同有一個(gè)并聯(lián)電容，路徑的加長如同是兩段短傳輸線或是兩個(gè)電感。因此它的等效電路應(yīng)當(dāng)如圖3b所示。2022/7/10把這微帶線拐角折合成均勻平板線拐角，再應(yīng)用對(duì)偶定理變換成對(duì)偶波導(dǎo)，就成了波導(dǎo) E 面拐角。把波導(dǎo)的等效電路再變換為對(duì)偶電路，就得到圖3b的等效電路，在這個(gè)等效電路中，其中 D 是折合寬度，對(duì)通常的微帶尺寸在 Xb 的表

8、示中，方括號(hào)里第二項(xiàng)一般不到 0.1 。這個(gè)等效電路的參考面，如圖3a的虛線所示，取在折合均勻平板線開始拐彎處。2022/7/10假定微帶線拐角一端接匹配負(fù)載 Z0 ，求另一端的反射系數(shù)，再據(jù)此求插入駐波比，然后根據(jù)駐波比和反射系數(shù)的相位去重畫等效電路，就成為圖4其中而2022/7/10等效長度則按下式給出：圖4不僅能給出和圖3b同樣的反射系數(shù)，而且其透過系數(shù)也相同。此圖比較便于使用。實(shí)際上常常希望拐角不引起反射。為此，可以把拐角削去一塊，如圖5所示。削去的尺寸要靠實(shí)驗(yàn)反復(fù)修改。圖5是已發(fā)表的兩個(gè)實(shí)驗(yàn)結(jié)果，(a)是同尺寸的微帶拐角，(b)是異尺寸的微帶拐角。2022/7/10五、微帶線 T 接

9、頭在微帶電路中，用到 T 接頭的地方很多。例如圖6表示兩個(gè) 3dB 分支電橋，其中圖(b)用了四個(gè)對(duì)稱 T 接頭；(a)用了四個(gè)不對(duì)稱的 T 接頭。2022/7/10現(xiàn)在仍然暫時(shí)只能用波導(dǎo)模擬法，先把微帶線折合成平板線，再變換成對(duì)偶波導(dǎo)，就成為 E 面 T 接頭如圖7。2022/7/10波導(dǎo) E 面 T 接頭的等效電路，如圖8所示。2022/7/10應(yīng)用對(duì)偶關(guān)系就得到微帶 T 接頭的等效電路，如圖9。2022/7/10圖10給出另一個(gè)等效電路，也是應(yīng)用波導(dǎo)模擬法求得的。這個(gè)等效電路的特點(diǎn)是：兩個(gè)直臂的參考面取在中心而分支臂的參考面取在拐角處，這對(duì)于實(shí)際計(jì)算比較便利。2022/7/10其中：在研

10、究和設(shè)計(jì)某些微帶元件時(shí)，例如圖6所示的電橋，應(yīng)當(dāng)考慮到把分支結(jié)用T接頭的等效電路來代替，把它的影響計(jì)算在內(nèi)。2022/7/107.1. IntroductionAnalysis of microstrip discontinuities is important.Analysis methods: full-wave method (MoM, FDTD), circuit component extraction, etc.Different equivalent circuit for different microstrip discontinuities (make better des

11、ign difficult).Here, reinterpretation of MoM produces a single equivalent circuit model.Here, max. error of S-parameters 1% (compared to IE3D) up to a quasi-static frequency limit of substrate thickness t the “self-inductance” of the same segment in isolation (due to mutual(相互的) effect of vector pot

12、ential, A).On the other hand, the “distributed capacitance integrated” over a segment the “self-capacitance” of the same segment in isolation (due to mutual effect of scalar potential, V).2022/7/10(Continued -) ConstructionCut the line into 2 halves. Take one half out, to form an open-circuit at the

13、 other half, i.e., loss of mutual potentials between halves. For the segments (each with Dz=2t) at the open-end, the distributed inductance decreases and the distributed capacitance increases. The decrease of distributed inductance and increase of distributed capacitance are lumped into the last seg

14、ment, as series DL1 and series DC1.2022/7/10L1/2L1/2-DL1C1-DC1 from -DV1T0T1Therefore, the equivalent circuit for open-circuit is:2022/7/10The components in the equivalent circuit are:l1 and c1 are the known distributed inductance and capacitance of the microstrip line Cexcses from Jansens, modified

15、 to series C1(T- line duality. Dz=2t, C0= C1 in air)Note: No arbitrary constant is needed.2022/7/107.3. The Adding of Lines to Form Other Discontinuities A. Step (two open-circuits joined together with q=00)L2/2T1L1/2T2C2-DC2DC21-DL2L2/2DL21C1-DC1DC12L1/2-DL1L12Step: L12 & -L1 cancel; no step (W1= W

16、2), C12 & -C1 also cancel, etc.2022/7/10B. Bend (two open-circuits joined together with q=900)L2/2T1L1/2T2C2-DC2DC21-DL2L2/2DL21C1-DC1DC12L1/2-DL1L122022/7/10L12L13C1-DC1DC12L1/2L1/2-DL1DC13T2C2-DC2DC21-DL2L2/2L2/2DC23DL21DL23T3C3-DC3DC31-DL3L3/2L3/2DC32DL31DL32T1C. T-junction (3 open-circuits joine

17、d together)2022/7/107.4. Numerical resultsA. Open-circuit (Dzp= 2000mm, -Cu. incl., rad. err. 2%, agrees)2022/7/10B. StepW1W2T1T2DzDzDzpDzp(a). Layout of step2022/7/10(b). Step results (Dzp= 2000mm), rad. error 2% at Q.S.Q.S. = t at 4% of substrate (arbitrary). No error at t = 3%.2022/7/10C. BendW1W

18、2T1T2DzDzDzpDzp(a). Layout of right angle bend2022/7/10(b). Results of bend (Dzp=1000mm). T-line S11= - dB. No error between IE3D and equiv. circuit.).2022/7/10W3W2W1Port 1Port 2Port 3T2T1T3DzDzDzDzpDzpDzpWaD. T-junction(a). Layout of T-junction2022/7/10(b). T-junction results (Dzp=300mm). Ports 2 & 3: equiv. No error for S11, S22 &