第六章-6全加器外圍電路的多功能表現(xiàn)

1、VLSI設(shè)計(jì)基礎(chǔ)第6章 微處理器（全加器+電路的多功能表現(xiàn)）東南大學(xué)6.2微處理器單元設(shè)計(jì)算術(shù)邏輯單元ALU2.全加器+操作的多功能表現(xiàn)Ai BiCi 1 。如果B 倒相后，全加器可以實(shí)現(xiàn)加法操作i B 1A B 輸入，那么，根據(jù)A減B等于A加B的補(bǔ)碼的原理，即A，B i C A i B 1 C則： A i。i 1i 1i如果Ci-1等于0，全加器實(shí)現(xiàn)的是帶借位的減法，如果Ci-1等于1，全加器實(shí)現(xiàn)的是普通的減法運(yùn)算 A i B i 。將前級(jí)進(jìn)位Ci-1看作是控制信號(hào)，發(fā)現(xiàn)全加器在不同的控制輸入下將表現(xiàn)出不同的邏輯操作功能。（2）6.2微處理器單元設(shè)計(jì) 算術(shù)邏輯單元ALU2.全加器+操作的多功

2、能表現(xiàn)Ai BiCi 1 。如果B 倒相后，全加器可以實(shí)現(xiàn)加法操作iA B A B 1輸入，那么，根據(jù)A減B等于A加B的補(bǔ)碼的原理，即，B i C A i B 1 C則： A i。i 1i 1i如果Ci-1等于0，全加器實(shí)現(xiàn)的是帶借位的減法，如果Ci-1等于1，全加器實(shí)現(xiàn)的是普通的減法運(yùn)算 A i B i 。將前級(jí)進(jìn)位Ci-1看作是控制信號(hào)，發(fā)現(xiàn)全加器在不同的控制輸入下將表現(xiàn)出不同的邏輯操作功能。（4）6.2微處理器單元設(shè)計(jì) 算術(shù)邏輯單元ALUAi C i 1 A Bii Ci 1S i Ai Bi C i 1Ai Bi BiAi Bi AA B C AA B C B Bi 1i 1iiiii

3、iii當(dāng)Ci-1=0時(shí)：本位和Si執(zhí)行的是異或操作A i B A i B i。S i S i B i 。如果Ai為0，則本位和執(zhí)行傳輸Bi的操作，如果Ai為1，則本位和執(zhí)行信號(hào)Bi的倒相操作，S i B i。如果Bi輸入本身是一個(gè)邏輯函數(shù)，例如信號(hào)Ei、Di的與邏輯，或邏輯等，這時(shí)，本位和傳輸?shù)木褪窃撨壿嫼瘮?shù)的原函數(shù)或反函數(shù)。（5）6.2微處理器單元設(shè)計(jì)算術(shù)邏輯單元ALU如果Ai和Bi輸入是一對(duì)簡(jiǎn)單的邏輯函數(shù)，例如：E D， B i DA i，本位和執(zhí)行的邏輯操作是：iii D D E D DB i ES A i E D D D E D D D EiiiiiiiiiiiiiiiiA i E D， B i D，本位和執(zhí)行的邏輯操作是：如果iii Di Di E i Di Di E i Di Di E i Di Di E i DiS i Ai Bi E i ( Di E i ) ( Di Di ) Di E i Di E i（6）6.2微處理器單元設(shè)計(jì)算術(shù)邏輯單元ALUA i E， B i DD則i 本位和執(zhí)行的邏輯操作是：又如，ii E D i D i E D i D i EA i B i E D i D iSD i D i E D i ED iiiiiiiiAE， B DDiiii則i再如，本位和執(zhí)行的邏輯操作是： D D E D D E D A i B