集成電路原理：CMOS反相器及其動(dòng)靜態(tài)特性

1、CMOS 反相器及其動(dòng)靜態(tài)特性教學(xué)大綱一、CMOS綜述基本結(jié)構(gòu)及特性電流公式反相器電容等效轉(zhuǎn)換負(fù)載曲線VTC及分析二、靜態(tài)特性開(kāi)關(guān)閾值和噪聲容限Robustness 穩(wěn)定性（又稱(chēng)魯棒性）三、動(dòng)態(tài)特性組合邏輯設(shè)計(jì)延時(shí)計(jì)算一、CMOS綜述單個(gè)CMOS 基本結(jié)構(gòu)PMOS和NMOS的柵極接輸入PMOS和NMOS的漏極相連PMOS和NMOS的源極分別接DC和地VDDPMOSNMOSInOutPolySiliconN WellGNDContactsMetal1VDDGNDPMOSNMOSInOutgsddsgCMOS 級(jí)聯(lián) 將前級(jí)的輸出與后級(jí)輸入相連。VDDPMOSNMOSInOutCMOS 特性概括電壓

2、擺幅與電源電壓相當(dāng)無(wú)比（ratioless）邏輯電路低輸出阻抗高輸入電阻無(wú)靜態(tài)電流開(kāi)關(guān)模型輸入高電平，PMOS開(kāi)，NMOS閉，輸出低輸入低電平，NMOS開(kāi)，PMOS閉，輸出高擺幅完全由DC決定（輸出要么VDD，要么VGND）VDDVoutVoutRnVDDVoutVoutRp= VGND (0) = VDDCMOS 特性輸出低阻抗穩(wěn)態(tài)從輸出看總有一端形成通路連接的是源漏間的溝道所以輸出端口看到低阻抗低輸出阻抗具有對(duì)噪聲和干擾不敏感特性典型值：kVDDVoutVoutRnVDDVoutVoutRp= VGND (0) = VDDMOS管的柵是絕緣的，因而從輸入看直流無(wú)法進(jìn)入穩(wěn)態(tài)時(shí)輸入電流為0理論

3、上，單個(gè)反相器可以驅(qū)動(dòng)無(wú)數(shù)個(gè)門(mén)（無(wú)窮扇出，infinite fan-out）實(shí)際上，多扇出瞬態(tài)特性變差，將會(huì)引起特性變化時(shí)延響應(yīng)Iipgs=0Iings=0Iin=0Vin=finiteRin= CMOS 特性輸入高阻抗8復(fù)習(xí)電流公式線性區(qū)電流公式kn為工藝跨導(dǎo)參數(shù)kn或b為增益因子,W/L比已經(jīng)包含在內(nèi)若W/L值定了（大多數(shù)情況是要設(shè)計(jì)）Cox一般一個(gè)芯片上的所有器件相同飽和區(qū)電流公式反相器的電容重要性傳播延時(shí)取決于晶體管對(duì)負(fù)載電容充放電的所需時(shí)間研究負(fù)載電容CL決定了實(shí)現(xiàn)高性能CMOS的關(guān)鍵反相器的寄生電容 每個(gè)晶體管的源、漏、柵之間都有寄生電容，而我們關(guān)心的是與輸入和輸出有關(guān)的電容。 如

4、上圖，我們關(guān)心的是節(jié)點(diǎn)B的輸出，所以只考慮與節(jié)點(diǎn)B相連的電容，相關(guān)的電容包括X1中的擴(kuò)散電容Cdbp1和Cdpn1，導(dǎo)線的Cwire，以及負(fù)責(zé)的柵電容Cgsp2和Cgsn2。擴(kuò)散電容連線電容扇出柵電容Cdb2Cdb1CwCg3Cg4M2M3Cgd12M4VinVout2Vout反相器的寄生電容柵漏電容柵漏電容擴(kuò)散電容連線電容扇出柵電容Cdb2Cdb1CwCg3Cg4M2M3Cgd12M4VinVout2Vout反相器的寄生電容柵漏電容Cgd12和密勒效應(yīng)晶體管左端的（懸空）電容等效到右端的（接地）電容柵漏電容Cgd12確定工作區(qū)斷開(kāi)或飽和確定所接端口只與柵漏有關(guān)確定大小和參數(shù)只有覆蓋電容工作區(qū)

5、域CGCBCGCSCGCDCGCCG截至區(qū)CoxWL00CoxWLCoxWL+2CoW電阻區(qū)0CoxWL/2CoxWL/2CoxWLCoxWL+2CoW飽和區(qū)0(2/3)CoxWL0(2/3)CoxWL(2/3)CoxWL+2CoW從突變結(jié)到緩變結(jié)：梯度系數(shù)m取值0.5為突變結(jié)，線性梯度結(jié)為0.33擴(kuò)散電容與工作區(qū)無(wú)關(guān)高度非線性（取決于所加偏壓）線性化，求等效電容Keq，（和偏壓，內(nèi)建電勢(shì)，和梯度系數(shù)有關(guān)）和Cj0（和面積或?qū)挾扔嘘P(guān)）連線電容取決與連線的長(zhǎng)度和寬度0.25 m CMOS 工藝的導(dǎo)線電容平面(aF/m2)和邊緣(陰影，aF/m)，及同層的線間電容(aF/m)襯底柵/連金屬連線場(chǎng)氧

6、有源區(qū)多晶Al1Al2Al3Al4線間多晶884054Al1（第1層鋁）30415795404754Al2（第2層鋁）13151736 8525272945Al3（第3層鋁）8.99.4101541851819202749Al4（第4層鋁）6.56.878.9153585141515182745Al5（第5層鋁）5.25.45.46.69.1143811512121214192752扇出電容Cg3 和Cg4扇出電容即電路的負(fù)載電容即負(fù)載門(mén)M3和M4的柵電容也就是柵源/柵漏覆蓋電容和門(mén)電容的和兩方面簡(jiǎn)化Vout2在所關(guān)注時(shí)間內(nèi)保持不變（負(fù)載不反轉(zhuǎn)）溝道電容在關(guān)注時(shí)間內(nèi)保持不變，并忽略其變化例5.

7、4 一個(gè) CMOS反相器的電容計(jì)算讀圖找參數(shù)W/LAD (mm2)PD (mm)AS (mm2)PS (mm)NMOS0.375/0.250.3 (19l2)1.875 (15l)0.3 (19l2)1.875 (15l)PMOS1.125/0.250.7 (45l2)2.375 (19l)0.7 (45l2)2.375 (19l)漏區(qū)面積/周長(zhǎng)源區(qū)面積/周長(zhǎng)0.25mm=2lVT0 (V)g (V2)VDSAT (V)k (A/V2)l (V-1)NMOS0.430.40.6311510-60.06PMOS-0.4-0.4-1-3010-6-0.1COX (fF/mm2)CO (fF/mm)

8、Cj(fF/mm2)mjfb(V)NMOS60.3120.50.9PMOS60.271.90.480.9Cjsw(fF/mm)mjswfbsw(V)NMOS0.280.440.9PMOS0.220.320.9VDD(V)11.522.5NMOS35191513PMOS115553831工作區(qū)域CGCBCGCSCGCDCGCCG截至區(qū)CoxWL00CoxWLCoxWL+2CoW電阻區(qū)0CoxWL/2CoxWL/2CoxWLCoxWL+2CoW飽和區(qū)0(2/3)CoxWL0(2/3)CoxWL(2/3)CoxWL+2CoW電容表達(dá)式值（fF)（H-L）值（fF)（L-H）Cgd12 CGDOn W

9、n0.230.23Cgd22 CGDOp Wp0.610.61Cdb1KeqnADnCj+KeqswnPDn CJsw0.660.9Cdb2KeqpADpCj+KeqswpPDp CJsw1.51.15Cg3( CGDOn +CGSOn)Wn+CoxWnLn0.760.76Cg4( CGDOp +CGSOp)Wp+CoxWpLp2.282.28CwExtract0.120.12CL6.16.0負(fù)載曲線VTC搬移PMOS的負(fù)載曲線通過(guò)搬移PMOS的負(fù)載曲線，讓PMOS和NMOS的負(fù)載曲線有一樣的坐標(biāo)軸，并在同一個(gè)象限區(qū)間，VGSp= -1VGSp= -2.5Vin= 0Vin= 1.5Vin=

10、1.5Vin= 0IDpVDSpIDnVDSpIDnVoutVin= 1Vin= 2.5IDnVoutNMOS 負(fù)載曲線搬移后的PMOS 負(fù)載曲線Vin= VDD + VGSp IDn= -IDpVout= VDD + VDSp VDD=2.5負(fù)載曲線求解直流工作點(diǎn)需要找到PMOS和NMOS同Vin曲線交點(diǎn)所對(duì)應(yīng)的VoutVoutIDnVin= 0Vin= 0.5Vin= 1Vin= 1.5Vin= 1.9Vin= 2.5Vin= 2.5Vin= 2Vin= 1.5Vin= 1Vin= 0.6Vin= 0 直流工作點(diǎn)映射到VTC0.51.01.52.02.5VinVout0.51.01.52.

11、02.5IDnVin= 0.6Vin= 0VoutVin= 1Vin= 1.5Vin= 1.9Vin= 2.5VTC分析與輸入模式相關(guān)的VTC曲線并聯(lián)PMOS的弱上拉和強(qiáng)上拉輸入模式相關(guān)的根源之一強(qiáng)弱上拉導(dǎo)通在VTC顯示為VTC向右或向左并聯(lián)NMOS也有對(duì)應(yīng)的強(qiáng)或弱的下拉（在NOR門(mén)中）VDD101VDD1010只有一個(gè)PMOS發(fā)生導(dǎo)通，弱上拉兩個(gè)PMOS同時(shí)發(fā)生導(dǎo)通，強(qiáng)上拉串聯(lián)NMOS中的閾值變化兩個(gè)串聯(lián)的NMOS的閾值并不對(duì)稱(chēng)ABintFABABB導(dǎo)通時(shí)A的情況A導(dǎo)通時(shí)B的情況A的源級(jí)電壓受影響B(tài)的源級(jí)電壓不受影響互補(bǔ)門(mén)的靜態(tài)特性：輸入相關(guān)A=01, B=01模式PMOS同時(shí)斷開(kāi)，NMOS

12、同時(shí)閉合，等效于一個(gè)反相器B=01A=01A=01B=01A=1, B=01模式A=1A=1B=01B=01B=1, A=01模式B=1A=01A=01B=1練習(xí)：分析或非門(mén)的VTC二、靜態(tài)特性考慮開(kāi)關(guān)閾值（Switching threshold），和噪聲容限（Noise Margins）開(kāi)關(guān)閾值InOut開(kāi)關(guān)閾值定義為Vin=Vout的點(diǎn)這個(gè)點(diǎn)和NMOS的開(kāi)啟閾值有關(guān)么？ Vin0.51.01.52.02.50.51.01.52.02.5Vout閾值定義 Vin=Vout兩個(gè)晶體管都處于飽和狀態(tài)（忽略夠到調(diào)制系數(shù)l）根據(jù)漏極的KCL聯(lián)立電流公式注意InOut開(kāi)關(guān)閾值驅(qū)動(dòng)強(qiáng)度與開(kāi)關(guān)閾值根據(jù)驅(qū)動(dòng)

13、強(qiáng)度求Vm驅(qū)動(dòng)強(qiáng)度的定義簡(jiǎn)化的公式（VDD大于晶體管閾值及飽和電壓很多）MOS管尺寸（W/L)與Vm關(guān)系例1：0.25um工藝，電源電壓Vdd=2.5V, 最小尺寸寬長(zhǎng)比1.5.VT0 (V)g (V2)VDSAT (V)k (A/V2)l (V-1)NMOS0.430.40.6311510-60.06PMOS-0.4-0.4-1-3010-6-0.1開(kāi)關(guān)閾值：晶體管尺寸比列Vm對(duì)于器件比值的變化相對(duì)不敏感Wp對(duì)Wn的比值影響VTC的過(guò)渡區(qū)平移VT0 (V)g (V0.5)VDSAT(V)k(A/V2)l(V-1)NMOS0.430.40.6311510-60.06PMOS-0.4-0.4-1

14、-3010-6-0.10.5123100.91.11.21.51.7451.01.31.41.6Wp/WnVm (V)log-scale不對(duì)稱(chēng)閾值提高可靠性輸入反轉(zhuǎn)后在對(duì)稱(chēng)閾值中反復(fù)震蕩輸出則也反復(fù)震蕩，須長(zhǎng)時(shí)間穩(wěn)定用非對(duì)稱(chēng)閾值，快速穩(wěn)定VinVoutVinVoutVoutttt對(duì)稱(chēng)閾值Vma不對(duì)稱(chēng)閾值Vmb對(duì)稱(chēng)閾值Vma不對(duì)稱(chēng)閾值Vmb噪聲容限考慮開(kāi)關(guān)閾值（Switching threshold），和噪聲容限（Noise Margins）噪聲容限通過(guò)增益斜率定義VIL和VIHVinVoutVILVOLVOHVIHVOHVOL不確定區(qū)“0”“1”斜率=-1斜率=-1更加簡(jiǎn)化的模型線性的過(guò)渡區(qū)假

15、設(shè)增益在過(guò)渡區(qū)恒定Vout=Vin gVout的擺幅是VDD過(guò)渡區(qū)的擺幅 VDD/g假設(shè)Vm在中心處VOHVOLVILVIHVDDVMVDD/gVMVM/g增益的表達(dá)式 例子5.2VM在飽和區(qū)，用飽和電流公式用晶體管參數(shù)表示用驅(qū)動(dòng)強(qiáng)度和NMOS管參數(shù)表示0-2-4-6-8-10-12-14-16-1800.511.522.5Vin (V)Gain與實(shí)際的比較用最大增益17算得VIL和VIH分別是1.17V和1.33V如果讀圖，你覺(jué)得應(yīng)該是多少？（回憶怎么定義容限）-17-1穩(wěn)定性Robustness （又稱(chēng)魯棒性）器件參數(shù)變化變化的源溫度變化制造尺寸誤差開(kāi)關(guān)閾值的平移比較寬的工作范圍數(shù)字電路的

16、優(yōu)勢(shì) 0.51.01.52.02.50.51.01.52.02.5較好PMOS較好NMOS標(biāo)準(zhǔn)Vin（V）Vout（V）降低電壓電源降低電源電壓可改善增益（左）非常低的電源電壓傳輸特性變差（在熱電勢(shì)附近）00.52.51.01.52.00.51.01.52.02.500.050.20.10.150.20.150.10.05Vin（V）Vout（V）Vin（V）Vout（V）三、動(dòng)態(tài)特性 輸入模式相關(guān) 組合邏輯設(shè)計(jì)反相器的上下拉網(wǎng)絡(luò)VTC的輸出擺幅，應(yīng)該是Vdd到地。在負(fù)載電容充放電的情況，考慮的是充電到Vdd,和放電到地一般PMOS作為上拉網(wǎng)絡(luò)，NMOS作為下拉網(wǎng)絡(luò)。上拉網(wǎng)絡(luò)下拉網(wǎng)絡(luò)上拉網(wǎng)絡(luò)下

17、拉網(wǎng)絡(luò)選擇P/N作為上下拉的理由：VDDVDD 0PDN0 VDDCLCLPUNVDD0 VDD - VTnCLVDDVDDVDD |VTp|CLSDSDVGSSSDDVGSPMOS強(qiáng)1和NMOS強(qiáng)0復(fù)合邏輯門(mén)設(shè)計(jì)步驟確定邏輯通過(guò)串聯(lián)和并聯(lián)實(shí)現(xiàn)與邏輯和或邏輯。通過(guò)NMOS和PMOS的對(duì)偶實(shí)現(xiàn)互補(bǔ)邏輯推導(dǎo)下拉網(wǎng)絡(luò)根據(jù)對(duì)偶性推導(dǎo)上拉網(wǎng)絡(luò)調(diào)節(jié) Wp/Lp 和 Wn/Ln的比值(VTC分析)一般Lp和Ln都是固定到最小的溝道長(zhǎng)度通常和標(biāo)準(zhǔn)反相器做比較需要找出最長(zhǎng)的上拉和下拉鏈路（對(duì)應(yīng)最壞的情況）分析延時(shí)找到充放電電阻R和負(fù)載CL，必要時(shí)關(guān)注內(nèi)部節(jié)點(diǎn)電容Cint優(yōu)化級(jí)聯(lián)：扇出和邏輯努力邏輯：互為互補(bǔ)的串

18、N并P，和串P并NABAB雙輸入與非門(mén)（two-input NAND）一共有有三種情況讓NAND輸出發(fā)生10互補(bǔ)門(mén)的靜態(tài)特性：輸入相關(guān)ABF001011101110雙輸入或非門(mén)（two-input NOR）ABF001010100110例：設(shè)計(jì)互補(bǔ)組合邏輯延時(shí)計(jì)算延時(shí)的計(jì)算一般來(lái)講，最壞的情況出現(xiàn)在需要對(duì)節(jié)點(diǎn)電容充放電，同時(shí)經(jīng)過(guò)的鏈路電阻大而反向驅(qū)動(dòng)（充電時(shí)的NMOS漏電和放電時(shí)的PMOS驅(qū)動(dòng)）的比較強(qiáng)最好的情況（污染時(shí)延）無(wú)需對(duì)節(jié)點(diǎn)電容充放電經(jīng)過(guò)的鏈路電阻小（驅(qū)動(dòng)強(qiáng)）反向驅(qū)動(dòng)弱比較折衷的只計(jì)算負(fù)載電容充放鏈路上的節(jié)點(diǎn)電容電容分析中的問(wèn)題接著輸入還是接著輸出？是前級(jí)的負(fù)載？是自己的負(fù)載？信號(hào)發(fā)

19、生反轉(zhuǎn)的時(shí)候是否充放電？電阻的計(jì)算與標(biāo)準(zhǔn)反相器的上升（充電）和下降（放電）電阻相同指的是其中一條最長(zhǎng)的鏈路并且使得鏈路上的各晶體管電阻相等標(biāo)準(zhǔn)反相器根據(jù)工藝不同，PMOS和NMOS的寬度不一樣2/1電路，R=Rp0/2=Rn03/1電路，R=Rp0/3=Rn063動(dòng)態(tài)特性開(kāi)關(guān)模型瞬態(tài)特性主要由輸出電容（負(fù)載電容 CL）決定是一個(gè)各種寄生電容的集總（Lump）和電阻一道決定了響應(yīng)時(shí)間快速門(mén)設(shè)計(jì)減少輸出電容減少導(dǎo)通電阻(加大W/L比列)導(dǎo)通電阻是電壓的非線性函數(shù)VDDVoutVoutCLRnVDDVout VoutRpCL輸出由低到高輸出由高到低= VGND (0) = VDDElmore模型概念

20、： 大多數(shù)電路可以表示成為一個(gè)RC樹(shù)，即一個(gè)沒(méi)有閉合回路的RC電路。 Elmore延時(shí)模型把信號(hào)源發(fā)生翻轉(zhuǎn)到其中一個(gè)葉子節(jié)點(diǎn)發(fā)生的延時(shí)估計(jì)為每個(gè)節(jié)點(diǎn)i上的電容Ci，乘以從信號(hào)源至該節(jié)點(diǎn)i及該葉子節(jié)點(diǎn)間公關(guān)路徑的等效電阻R的積相加的和。1C1C2C3C4C51111R1R2R3R4R5Elmore延時(shí)模型：路徑電阻只有一個(gè)輸入點(diǎn)（源）所有電容都在節(jié)點(diǎn)和地之間不包含任何電阻回路Rabaey 4.4.3任何節(jié)點(diǎn)i的路徑電阻Rii值從源到i節(jié)點(diǎn)所需經(jīng)過(guò)路徑上的電阻任何兩節(jié)點(diǎn)i和j間的共享路徑電阻Rij為i路徑電阻和j路徑電阻交集的和1C1C2C3C4C51111R1R2R3R4R5R44=R1+R3+

21、R4R55=R1+R3+R5R22=R1+R2R12=R1R24=R1R25=R1R45=R1+R3Elmore延時(shí)模型：節(jié)點(diǎn)時(shí)延1C1C2C3C4C51111R1R2R3R4R5任何節(jié)點(diǎn)i的響應(yīng)輸入源的時(shí)延是所有節(jié)點(diǎn)電容的時(shí)間常數(shù)的和電容的時(shí)間常數(shù)中的電阻用節(jié)點(diǎn)與目標(biāo)電容節(jié)點(diǎn)的共享電阻代替D5=R1C1+R1C2 +(R1+R3)C3+(R1+R3)C4 +(R1+R3+R5)C5D4=R1C1+R1C2 +(R1+R3)C3+(R1+R3+R4)C4 +(R1+R3)C5簡(jiǎn)化的晶體管電容電阻模型主要關(guān)注柵，漏，源級(jí)的電容他們大約相等，正比于寬度放大系數(shù)k柵極電容構(gòu)成輸入電容漏極和源極電容分

22、情況貢獻(xiàn)輸出電容溝道電阻反比于寬度放大系數(shù)k寬度放大系數(shù)一般和標(biāo)準(zhǔn)晶體管比較。兩輸入NAND門(mén)的等效RC模型將每個(gè)NMOS和PMOS分別等效成理想開(kāi)關(guān)加溝道電阻（1）將關(guān)鍵節(jié)點(diǎn)上的電容集總成等效負(fù)載（2），和內(nèi)部節(jié)點(diǎn)電容（3）123比較充電的情況（輸出低變高）兩個(gè)PMOS驅(qū)動(dòng)CLA=10B=10單PMOS驅(qū)動(dòng)CLA=10B=1單PMOS驅(qū)動(dòng)CL和CintA=1B=10最壞情況！最好情況！比較放電的情況（輸出高變低）A=01，B=01A=1，B=01A=01，B=1CL和Cint均在放電同時(shí)開(kāi)關(guān)過(guò)程中兩個(gè)PMOS驅(qū)動(dòng)內(nèi)部節(jié)點(diǎn)電容沒(méi)充電CL和Cint均在放電同時(shí)開(kāi)關(guān)過(guò)程中單PMOS驅(qū)動(dòng)最壞情況！與輸入模式有關(guān)的時(shí)延（NAND）輸出上升輸出下降最壞情況級(jí)聯(lián)反相器輸入柵極電容和擴(kuò)散電容均為kC去掉非反轉(zhuǎn)的電容（那些兩端都接地或電源的）把接到Vdd的電容接到地。復(fù)合門(mén)的等效轉(zhuǎn)換NOR門(mén)的尺寸設(shè)計(jì)目的：與等效的反向門(mén)相當(dāng)0.5/0.251.5/0.25最壞上拉,兩個(gè)