微型計(jì)算機(jī)原理及應(yīng)用：第2章2 80868088微處理器及其體系結(jié)構(gòu)（2）

1、第2章8086/8088微處理器 及其體系結(jié)構(gòu)（2）第2章：8086/8088微處理器（2）教學(xué)重點(diǎn)8086/8088CPU引腳及其功能最小方式下的總線形成最小方式下的總線時(shí)序第2章：2.2 8086/8088的引腳信號(hào)和總線形成外部特性表現(xiàn)在其引腳信號(hào)上，學(xué)習(xí)時(shí)請(qǐng)?zhí)貏e關(guān)注以下幾個(gè)方面：起作用的邏輯電平高、低電平有效上升、下降邊沿有效 有效電平輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài) 三態(tài)能力信號(hào)從芯片向外輸出，還是從外部輸入芯片，或者是雙向的 信號(hào)的流向指引腳信號(hào)的定義、作用；通常采用英文單詞或其縮寫(xiě)表示 引腳的功能第2章：2.2.1 8086/8088的兩種工作方式（組態(tài)模式）兩

2、種工作方式構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)最小工作方式構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)8086/8088本身提供所有的系統(tǒng)總線信號(hào)最大工作方式構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器80878086/8088和總線控制器8288共同形成系統(tǒng)總線信號(hào)第2章：2.2.1 8088的兩種工作方式（組態(tài)模式）（續(xù)）兩種工作方式利用MN/MX引腳區(qū)別MN/MX接高電平為最小工作方式MN/MX接低電平為最大工作方式兩種方式下的內(nèi)部操作并沒(méi)有區(qū)別IBM PC/XT采用最大組態(tài)本書(shū)以最小組態(tài)展開(kāi)基本原理通常在信號(hào)名稱加上劃線（如：MX）表示低電平有效第2章：8086/8088CPU引腳圖1234567891011121

3、3141516171819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCA15A16 / S3A17 / S4A18 / S5A19 / S6SS0 (HIGH)MN / MXRDHOLD (RQ)/ GT0)HLDA (RQ1 /GT1)WR (LOCK)M / IO ( S2)DT / R ( S1 )DEN ( S0 )ALEINTATESTREADYRESET80881234567891

4、0111213141516171819204039383736353433323130292827262524232221 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCAD15A16 / S3A17 / S4A18 / S5A19 / S6BHE/S7MN / MXRDHOLD (RQ)/ GT0)HLDA (RQ1 /GT1)WR (LOCK)M / IO ( S2)DT / R ( S1 )DEN ( S0 )ALEINTATESTREADYRESET8086

5、第2章：2.2.2 最小工作方式的引腳信號(hào)分類學(xué)習(xí)這40個(gè)引腳（總線）信號(hào)數(shù)據(jù)和地址引腳讀寫(xiě)控制引腳中斷請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳其它引腳第2章：1. 數(shù)據(jù)和地址引腳AD15 AD0（Address/Data）地址/數(shù)據(jù)分時(shí)復(fù)用引腳，雙向、三態(tài)在訪問(wèn)存儲(chǔ)器或外設(shè)的總線操作周期中，這些引腳在第一個(gè)時(shí)鐘周期T1輸出存儲(chǔ)器或I/O端口地址A15 A0其他時(shí)間用于傳送16位雙向數(shù)據(jù)總線D15 D0第2章：1. 數(shù)據(jù)和地址引腳（續(xù)1）A19/S6 A16/S3（Address/Status）地址/狀態(tài)分時(shí)復(fù)用引腳，輸出、三態(tài)這些引腳在訪問(wèn)存儲(chǔ)器的第一個(gè)時(shí)鐘周期輸出高4位地址A19 A16在訪問(wèn)外設(shè)

6、的第一個(gè)時(shí)鐘周期全部輸出低電平無(wú)效其他時(shí)間輸出狀態(tài)信號(hào)S6 S3第2章：2. 讀寫(xiě)控制引腳ALE（Address Latch Enable）地址鎖存允許，輸出、三態(tài)、高電平有效ALE引腳高有效時(shí)，表示復(fù)用引腳：AD7 AD0和A19/S6 A16/S3正在傳送地址信息由于地址信息在這些復(fù)用引腳上出現(xiàn)的時(shí)間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來(lái)第2章：2. 讀寫(xiě)控制引腳（續(xù)1）M/IO（Input and Output/Memory） I/O或存儲(chǔ)器訪問(wèn)，輸出、三態(tài)該引腳輸出高電平時(shí)，表示CPU將訪問(wèn)I/O端口，這時(shí)地址總線A15 A0提供16位I/O口地址該引腳輸出低電平時(shí)，表示CP

7、U將訪問(wèn)存儲(chǔ)器，這時(shí)地址總線A19 A0提供20位存儲(chǔ)器地址第2章：2. 讀寫(xiě)控制引腳（續(xù)2）WR（Write） 寫(xiě)控制，輸出、三態(tài)、低電平有效有效時(shí)，表示CPU正在寫(xiě)出數(shù)據(jù)給存儲(chǔ)器或I/O端口RD（Read）讀控制，輸出、三態(tài)、低電平有效有效時(shí)，表示CPU正在從存儲(chǔ)器或I/O端口讀入數(shù)據(jù)第2章：2. 讀寫(xiě)控制引腳（續(xù)3）IO/M、WR和RD是最基本的控制信號(hào)組合后，控制4種基本的總線周期總線周期IO/MWRRD存儲(chǔ)器讀低高低存儲(chǔ)器寫(xiě)低低高I/O讀高高低I/O寫(xiě)高低高第2章：2. 讀寫(xiě)控制引腳（續(xù)4）READY存儲(chǔ)器或I/O口就緒，輸入、高電平有效總線操作周期中，CPU會(huì)測(cè)試該引腳如果測(cè)到高有

8、效，CPU直接進(jìn)入下一步如果測(cè)到無(wú)效，CPU將插入等待周期等待周期中仍然要監(jiān)測(cè)READY信號(hào)，確定是否繼續(xù)插入等待周期第2章：2. 讀寫(xiě)控制引腳（續(xù)5）DEN（Data Enable） 數(shù)據(jù)允許，輸出、三態(tài)、低電平有效有效時(shí)，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來(lái)控制對(duì)數(shù)據(jù)總線的驅(qū)動(dòng) DT/R（Data Transmit/Receive）數(shù)據(jù)發(fā)送/接收，輸出、三態(tài)該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流向高電平時(shí)數(shù)據(jù)自CPU輸出（發(fā)送）低電平時(shí)數(shù)據(jù)輸入CPU（接收）BHE/S7(Bus High Enable/Status) 高8位數(shù)據(jù)線允許/狀態(tài)復(fù)用引腳，輸出、三態(tài)。 在總線周期的T1狀態(tài)，8086

9、在BHES7引腳輸出BHE信號(hào)，表示高8位數(shù)據(jù)總線D15D8上的數(shù)據(jù)有效。 在T2，T3，TW和T4狀態(tài)，BHES7引腳輸出狀態(tài)信號(hào)S7, 但S7并未被賦予任何實(shí)際意義。8086CPU與存儲(chǔ)器的連接奇地址存儲(chǔ)體512K 8A0=1偶地址存儲(chǔ)體512K 8A0=00000100003FFFFFFFFFE0000200000存儲(chǔ)體地址空間分配 8086存儲(chǔ)器高低位庫(kù)選擇（奇、偶體選擇）存儲(chǔ)器分為奇偶體的原因： 8086有16條數(shù)據(jù)線，但常用的存儲(chǔ)器為8位數(shù)據(jù)線，為了實(shí)現(xiàn)8086即可存取8位數(shù)據(jù)，又可存取16數(shù)據(jù)，8086通過(guò)BHE和A0線的邏輯組合將存儲(chǔ)器分為兩部分：奇地址存儲(chǔ)器和偶地址存儲(chǔ)器。B

10、HE A0操作所用的數(shù)據(jù)線 0 0從偶地址開(kāi)始讀/寫(xiě)一個(gè)字AD15AD01 0從偶地址讀/寫(xiě)一個(gè)字AD7AD00 1從奇地址開(kāi)始讀/寫(xiě)一個(gè)字AD15AD8從奇地址開(kāi)始讀/寫(xiě)一個(gè)字1 0（第一個(gè)總線周期）AD15AD80 1（第二個(gè)總線周期）AD7AD0第2章：2. 讀寫(xiě)控制引腳（續(xù)6）SS0（System Status 0） 8088最小工作方式下的系統(tǒng)狀態(tài)輸出信號(hào)它與IO/M和DT/R一道，通過(guò)編碼指示CPU在最小組態(tài)下的8種工作狀態(tài)：1. 取指5. 中斷響應(yīng)2. 存儲(chǔ)器讀6. I/O讀3. 存儲(chǔ)器寫(xiě)7. I/O寫(xiě)4. 過(guò)渡狀態(tài)8. 暫停第2章：3. 中斷請(qǐng)求和響應(yīng)引腳INTR（Interr

11、upt Request）可屏蔽中斷請(qǐng)求，輸入、高電平有效有效時(shí)，表示請(qǐng)求設(shè)備向CPU申請(qǐng)可屏蔽中斷該中斷請(qǐng)求是否響應(yīng)受控于IF（中斷允許標(biāo)志）、可以被屏蔽掉第2章：3. 中斷請(qǐng)求和響應(yīng)引腳（續(xù)1）INTA（Interrupt Acknowledge）可屏蔽中斷響應(yīng)，輸出、低電平有效有效時(shí)，表示來(lái)自INTR引腳的中斷請(qǐng)求已被CPU響應(yīng)，CPU進(jìn)入中斷響應(yīng)周期第2章：3. 中斷請(qǐng)求和響應(yīng)引腳（續(xù)2）NMI（Non-Maskable Interrupt）不可屏蔽中斷請(qǐng)求，輸入、上升沿有效有效表示外界向CPU申請(qǐng)不可屏蔽中斷該中斷請(qǐng)求不能被CPU屏蔽，所以優(yōu)先級(jí)別高于INTR（可屏蔽中斷）主機(jī)與外設(shè)進(jìn)

12、行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障第2章：4. 總線請(qǐng)求和響應(yīng)引腳HOLD總線保持（即總線請(qǐng)求），輸入、高電平有效有效時(shí)，表示總線請(qǐng)求設(shè)備向CPU申請(qǐng)占有總線該信號(hào)從有效回到無(wú)效時(shí)，表示總線請(qǐng)求設(shè)備對(duì)總線的使用已經(jīng)結(jié)束，通知CPU收回對(duì)總線的控制權(quán)第2章：4. 總線請(qǐng)求和響應(yīng)引腳（續(xù)1）HLDA（HOLD Acknowledge）總線保持響應(yīng)（總線響應(yīng)），輸出、高電平有效有效表示CPU已響應(yīng)總線請(qǐng)求并已將總線釋放此時(shí)CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請(qǐng)求設(shè)備可以順利接管總線待到總線請(qǐng)求信號(hào)HOLD無(wú)效，總線響應(yīng)信號(hào)HLD

13、A也轉(zhuǎn)為無(wú)效，CPU重新獲得總線控制權(quán)第2章：5. 其它引腳RESET復(fù)位請(qǐng)求，輸入、高電平有效該信號(hào)有效，將使CPU回到其初始狀態(tài)；當(dāng)他再度返回?zé)o效時(shí)，CPU將重新開(kāi)始工作8088復(fù)位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0H第2章：5. 其它引腳（續(xù)1）CLK（Clock） 時(shí)鐘輸入系統(tǒng)通過(guò)該引腳給CPU提供內(nèi)部定時(shí)信號(hào)8088的標(biāo)準(zhǔn)工作時(shí)鐘為5MHzIBM PC/XT機(jī)的8088采用了4.77MHz的時(shí)鐘，其時(shí)鐘周期約為210ns第2章：5. 其它引腳（續(xù)2）Vcc電源輸入，向CPU提供5V電源GND接地，向CPU提供參考地電平MN/MX（Minimum/Max

14、imum）組態(tài)選擇，輸入接高電平時(shí)，8088引腳工作在最小組態(tài)；反之，8088工作在最大組態(tài)第2章：5. 其它引腳（續(xù)3）TEST測(cè)試，輸入、低電平有效使用協(xié)處理器8087時(shí)，通過(guò)該引腳和WAIT指令，可使8088與8087的操作保持同步第2章：“引腳” 小結(jié)CPU引腳是系統(tǒng)總線的基本信號(hào)可以分成三類信號(hào)16位數(shù)據(jù)線：D0 D1520位地址線：A0 A19控制線：ALE、M/IO、WR、RD、READYINTR、INTA、NMI，HOLD、HLDARESET、CLK、Vcc、GND有問(wèn)題！第2章：“引腳”提問(wèn)提問(wèn)之一：CPU引腳是如何與外部連接的呢？ 解答：總線形成提問(wèn)之二：CPU引腳是如何相

15、互配合，實(shí)現(xiàn)總線操作、控制系統(tǒng)工作的呢？解答：總線時(shí)序第2章：2.2.3 最小工作方式的總線形成A19 A16A15 A8AD7 AD0AD15 AD8A19/S6 A16/S3+5V8086CPUALE8282STB系統(tǒng)總線信號(hào)A7 A0D7 D0IO/MRDWR8282STB8282STB8286TOEMN/MXM/IORDWRDT/RDENOEOEOEBHE8286TOED15 D8BHE（1）20位地址總線采用3個(gè)8位三態(tài)透明鎖存器8282進(jìn)行鎖存和驅(qū)動(dòng)（2）16位數(shù)據(jù)總線采用2個(gè)數(shù)據(jù)收發(fā)器8286進(jìn)行驅(qū)動(dòng)，Intel公司的8286是8位通向收發(fā)器，它有8路雙向緩沖電路。（3）系統(tǒng)控制

16、信號(hào)由8088引腳直接提供補(bǔ)充地址的鎖存一般采用Intel公司的8位數(shù)據(jù)鎖存器8282（或74LS373），8282用來(lái)鎖存8086/8088訪問(wèn)存儲(chǔ)器或I/O端口時(shí)，于總線周期T1狀態(tài)下發(fā)出的地址信號(hào)。經(jīng)鎖存后的地址信號(hào)可以在整個(gè)周期內(nèi)保持穩(wěn)定不變。系統(tǒng)中需要幾片8282，要根據(jù)地址的位數(shù)來(lái)決定。A19 A16A15 A8AD7 AD0A15 A8A19/S6 A16/S3+5V8088CPUALE8282STB系統(tǒng)總線信號(hào)A7 A0D7 D0IO/MRDWR8282STB8282STB8286TOEMN/MXIO/MRDWRDT/RDENOEOEOE第2章：補(bǔ)充：三態(tài)門和D觸發(fā)器三態(tài)門和以

17、D觸發(fā)器形成的鎖存器是微機(jī)接口電路中最常使用的兩類邏輯電路三態(tài)門的作用：功率放大、導(dǎo)通開(kāi)關(guān)器件共用總線時(shí)，一般使用三態(tài)電路：需要使用總線的時(shí)候打開(kāi)三態(tài)門；不使用的時(shí)候關(guān)閉三態(tài)門，使之處于高阻D觸發(fā)器的作用：信號(hào)保持，導(dǎo)通開(kāi)關(guān)三態(tài)鎖存第2章：三態(tài)緩沖器（三態(tài)門）T為低電平時(shí)：輸出為高阻抗（三態(tài)）T為高點(diǎn)平時(shí)：輸出為輸入的反相TAF表示反相或低電平有效TAFTAFTAF三態(tài)門具有單向?qū)ê腿龖B(tài)的特性第2章：常用集成電路芯片 74LS244雙4位單向緩沖器分成4位的兩組每組的控制端連接在一起控制端低電平有效輸出與輸入同相每一位都是一個(gè)三態(tài)門，每4個(gè)三態(tài)門的控制端連接在一起第2章：雙向三態(tài)緩沖器OE0

18、，導(dǎo)通 T1 AB T0 ABOE1，不導(dǎo)通雙向三態(tài)門具有雙向?qū)ê腿龖B(tài)的特性ABTOE第2章：Intel 8286OE0，導(dǎo)通 T1 AB T0 ABOE1，不導(dǎo)通每一位都是一個(gè)雙向三態(tài)門，8位具有共同的控制端8位雙向緩沖器控制端連接在一起，低電平有效可以雙向?qū)ㄝ敵雠c輸入同相第2章：常用集成電路芯片 74LS2458位雙向緩沖器控制端連接在一起，低電平有效可以雙向?qū)ㄝ敵雠c輸入同相E0，導(dǎo)通 DIR1 AB DIR0 ABE1，不導(dǎo)通74LS245與Intel 8286功能一樣第2章：D觸發(fā)器 D Q C Q電平鎖存 D Q C Q上升沿鎖存負(fù)脈沖的上升沿D QC QSR帶有異步置位清零的

19、電平控制的鎖存器電平鎖存：高電平通過(guò)，低電平鎖存上升沿鎖存：通常用負(fù)脈沖觸發(fā)鎖存第2章：常用集成電路芯片 74LS273具有異步清零的TTL上升沿鎖存器每一位都是一個(gè)D觸發(fā)器，8個(gè)D觸發(fā)器的控制端連接在一起第2章：三態(tài)緩沖鎖存器（三態(tài)鎖存器）TA D Q CB鎖存環(huán)節(jié)緩沖環(huán)節(jié)第2章：Intel 8282具有三態(tài)輸出的TTL電平鎖存器STB 電平鎖存引腳OE輸出允許引腳每一位都是一個(gè)三態(tài)鎖存器，8個(gè)三態(tài)鎖存器的控制端連在一起第2章：常用集成電路芯片 74LS373具有三態(tài)輸出的TTL電平鎖存器LE 電平鎖存引腳OE輸出允許引腳74LS373與Intel 8282功能一樣第2章：1. 20位地址總

20、線的形成采用3個(gè)8282進(jìn)行鎖存和驅(qū)動(dòng)Intel 8282是三態(tài)透明鎖存器，類似有Intel 8283和通用數(shù)字集成電路芯片373三態(tài)輸出：輸出控制信號(hào)有效時(shí)，允許數(shù)據(jù)輸出；無(wú)效時(shí)，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化第2章：2. 8位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器8286進(jìn)行雙向驅(qū)動(dòng) Intel 8286是8位三態(tài)雙向緩沖器，類似功能的器件還有Intel 8287、通用數(shù)字集成電路245等另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路244就是一個(gè)常用的雙4位三態(tài)單向緩沖器第2章：3. 系統(tǒng)控制信號(hào)的形成由8086/8088引腳直接提供因?yàn)榛镜目刂菩盘?hào)

21、8086/8088引腳中都含有例如：IO/M、WR、RD等其它信號(hào)的情況看詳圖第2章：2.3 8088的總線時(shí)序時(shí)序（Timing）是指信號(hào)高低電平（有效或無(wú)效）變化及相互間的時(shí)間順序關(guān)系CPU時(shí)序決定系統(tǒng)各部件間的同步和定時(shí)總線時(shí)序描述CPU引腳如何實(shí)現(xiàn)總線操作什么是總線操作？第2章：2.3 8088的總線時(shí)序（續(xù)1）總線操作是指CPU通過(guò)總線對(duì)外的各種操作8088的總線操作主要有：存儲(chǔ)器讀、I/O讀操作存儲(chǔ)器寫(xiě)、I/O寫(xiě)操作中斷響應(yīng)操作總線請(qǐng)求及響應(yīng)操作CPU正在進(jìn)行內(nèi)部操作、并不進(jìn)行實(shí)際對(duì)外操作的空閑狀態(tài)Ti描述總線操作的微處理器時(shí)序有三級(jí)指令周期 總線周期 時(shí)鐘周期什么是指令、總線和時(shí)

22、鐘周期？第2章：2.3 8088的總線時(shí)序（續(xù)2）指令周期是指一條指令經(jīng)取指、譯碼、讀寫(xiě)操作數(shù)到執(zhí)行完成的過(guò)程。若干總線周期組成一個(gè)指令周期總線周期是指CPU通過(guò)總線操作與外部（存儲(chǔ)器或I/O端口）進(jìn)行一次數(shù)據(jù)交換的過(guò)程8088的基本總線周期需要4個(gè)時(shí)鐘周期4個(gè)時(shí)鐘周期編號(hào)為T1、T2、T3和T4總線周期中的時(shí)鐘周期也被稱作“T狀態(tài)” 時(shí)鐘周期的時(shí)間長(zhǎng)度就是時(shí)鐘頻率的倒數(shù)當(dāng)需要延長(zhǎng)總線周期時(shí)插入等待狀態(tài)TwCPU進(jìn)行內(nèi)部操作，沒(méi)有對(duì)外操作時(shí)，其引腳就處于空閑狀態(tài)Ti何時(shí)有總線周期？演示第2章：2.3 8088的總線時(shí)序（續(xù)3）任何指令的取指階段都需要存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼任何一

23、條以存儲(chǔ)單元為源操作數(shù)的指令都將引起存儲(chǔ)器讀總線周期，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起存儲(chǔ)器寫(xiě)總線周期只有執(zhí)行IN指令才出現(xiàn)I/O讀總線周期，執(zhí)行OUT指令才出現(xiàn)I/O寫(xiě)總線周期CPU響應(yīng)可屏蔽中斷時(shí)生成中斷響應(yīng)總線周期如何實(shí)現(xiàn)同步？第2章：2.3 8088的總線時(shí)序（續(xù)4）總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵CPU總線周期采用同步時(shí)序：各部件都以系統(tǒng)時(shí)鐘信號(hào)為基準(zhǔn)當(dāng)相互不能配合時(shí)，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲(chǔ)器）CPU與外設(shè)接口常采用異步時(shí)序，它們通過(guò)應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作第2章：2.4 最小方式的總線時(shí)序本節(jié)展開(kāi)微處理器最基本的4種總線周期存儲(chǔ)器讀總線

24、周期存儲(chǔ)器寫(xiě)總線周期I/O讀總線周期I/O寫(xiě)總線周期第2章：存儲(chǔ)器寫(xiě)總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸出數(shù)據(jù)A19 A16S6 S3READY（高電平）IO/MWRT1狀態(tài)輸出20位存儲(chǔ)器地址A19 A0IO/M輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)WR和數(shù)據(jù)D7 D0T3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)完成數(shù)據(jù)傳送第2章：I/O寫(xiě)總線周期A19/S6 A16/S3T4T3T2T1ALECLKA15 A8AD7 AD0A15 A8A7 A0輸出數(shù)據(jù)0000S6

25、 S3READY（高電平）IO/MWRT1狀態(tài)輸出16位I/O地址A15 A0IO/M輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)WR和數(shù)據(jù)D7 D0T3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)完成數(shù)據(jù)傳送第2章：存儲(chǔ)器讀總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸入數(shù)據(jù)A19 A16S6 S3READY（高電平）IO/MRDT1狀態(tài)輸出20位存儲(chǔ)器地址A19 A0IO/M輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)RDT3和Tw狀態(tài)檢測(cè)數(shù)據(jù)

26、傳送是否能夠完成T4狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送第2章：I/O讀總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸入數(shù)據(jù)S6 S3READY（高電平）IO/MRD0000T1狀態(tài)輸出16位I/O地址A15 A0IO/M輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)RDT3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送第2章：等待狀態(tài)Tw同步時(shí)序通過(guò)插入等待狀態(tài)，來(lái)使速度差別較大的兩部分保持同步在讀寫(xiě)總線周期中，判斷是否插入Tw1. 在T3的前沿檢測(cè)READY引腳是否有效

27、2. 如果READY無(wú)效，在T3和它T4之間插入一個(gè)等效于T3的Tw ，轉(zhuǎn)13. 如果READY有效，執(zhí)行完該T狀態(tài)，進(jìn)入T4狀態(tài)演示第2章：2.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)采用總線結(jié)構(gòu)。系統(tǒng)中主要部件通過(guò)系統(tǒng)總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸，并使微機(jī)系統(tǒng)具有組態(tài)靈活、易于擴(kuò)展等諸多優(yōu)點(diǎn)廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化，便于互連各個(gè)部件時(shí)遵循共同的總線規(guī)范。接口的任一方只需要根據(jù)總線標(biāo)準(zhǔn)的要求來(lái)實(shí)現(xiàn)和完成接口的功能，而不必了解對(duì)方的接口方式總線接口也是一種通用的接口技術(shù)第2章：2.5.1 微機(jī)總線概述總線連接方法廣泛用于微機(jī)系統(tǒng)的各個(gè)連接層次上大規(guī)模集成電路芯片內(nèi)部（如微處理器的內(nèi)部總線）主機(jī)板中微處理器、

28、存儲(chǔ)器及I/O接口電路之間，主機(jī)模板與各種接口模板之間微機(jī)系統(tǒng)之間以及微機(jī)系統(tǒng)與外部設(shè)備之間第2章： 芯片總線（Chip Bus）一個(gè)大規(guī)模集成電路芯片內(nèi)部，或一個(gè)較小系統(tǒng)中各種不同器件連接在一起的總線；用于芯片級(jí)互連芯片總線也稱為局部總線（Local Bus）微處理器的引腳信號(hào)就是芯片總線微處理器內(nèi)部的控制器、運(yùn)算器、寄存器之間，還有系統(tǒng)主機(jī)板上CPU、存儲(chǔ)器、接口電路等之間通常就是利用芯片級(jí)總線互連的圖示第2章： 內(nèi)總線（Internal Bus）微機(jī)系統(tǒng)中模板與模板間連接的總線，是微機(jī)系統(tǒng)所特有的總線；用于模板級(jí)互連內(nèi)總線也被稱為板級(jí)總線或系統(tǒng)總線（System Bus）多數(shù)已實(shí)現(xiàn)標(biāo)準(zhǔn)化

29、，例如STD總線、ISA總線等。微機(jī)主板的各種擴(kuò)展插槽多屬于內(nèi)總線圖示第2章： 外總線（External Bus）微機(jī)系統(tǒng)之間或微機(jī)系統(tǒng)與其外設(shè)通信的總線，用于設(shè)備級(jí)互連外總線過(guò)去又稱為通信總線，主要指串行通信總線，例如RS-232現(xiàn)在，外總線的意義常延伸為外設(shè)總線，主要用于連接各種外設(shè)外總線種類較多，常與特定設(shè)備有關(guān)，例如Centronics并行打印機(jī)總線、IEEE 488智能儀器儀表并行總線（又稱為GPIB總線）圖示第2章：常見(jiàn)系統(tǒng)總線在微機(jī)發(fā)展和應(yīng)用中出現(xiàn)了許多種內(nèi)、外總線標(biāo)準(zhǔn)第一個(gè)標(biāo)準(zhǔn)化的微機(jī)總線S-100總線面向工業(yè)控制領(lǐng)域的STD總線32位PC機(jī)上的ISA系統(tǒng)總線、EISA總線、VESA總線、PCI總線、USB總線等圖示第2章：教學(xué)要求1. 了解8088的兩種組態(tài)形式2. 掌握最小組態(tài)下的引腳定義、總線形成和總線時(shí)序3. 理解總線及其層次結(jié)構(gòu)作業(yè):習(xí)題2（第44頁(yè)） 2, 48第2章教學(xué)要求三態(tài)門 微型計(jì)算機(jī)的總線結(jié)構(gòu)意味著掛在總線上的功能部件既“共