EDA技術(shù)與應(yīng)用講義 課程介紹

1、課堂教學(xué)：40 學(xué)時(shí)實(shí)驗(yàn)教學(xué)： 24 學(xué)時(shí)學(xué) 分：3 學(xué)分 課程性質(zhì)：專業(yè)選修課授課教師 曾松偉 課程介紹 課程講義本節(jié)內(nèi)容課程內(nèi)容介紹先修課程學(xué)習(xí)本課程的用途參考書籍相關(guān)網(wǎng)絡(luò)資源課時(shí)安排考核方式廣義的EDA概念EDA：概念Electronic Design Automation（電子設(shè)計(jì)自動(dòng)化）包含了3個(gè)方面的內(nèi)容：設(shè)計(jì)仿真制造其他領(lǐng)域的應(yīng)用（CAD，CAPP）：機(jī)械：orCAD建筑，機(jī)械、通信、航空航天、軍事等電子工程領(lǐng)域的EDAEDA：電子設(shè)計(jì)自動(dòng)化Electronic Design AutomationEDA技術(shù)就是：依賴 功能強(qiáng)大的計(jì)算機(jī)， 在 EDA工具軟件 平臺(tái)上， 用 硬件描述

2、語(yǔ)言（HDL）作為 系統(tǒng)邏輯描述手段 來(lái)完成 電子線路設(shè)計(jì)文件 最終 實(shí)現(xiàn) 特定電子線路的硬件（芯片或者電路板）本課程的EDA概念學(xué)習(xí) 如何使用 可編程邏輯器件 進(jìn)行 電子系統(tǒng)設(shè)計(jì) 的方法和步驟課程的具體內(nèi)容要學(xué)習(xí)的關(guān)鍵內(nèi)容FPGA/CPLD芯片的結(jié)構(gòu)PFGA/CPLD芯片的使用具體包含2個(gè)技術(shù)的掌握硬件描述語(yǔ)言（VHDL,Verilog HDL）設(shè)計(jì)QURATUR II設(shè)計(jì)軟件先修課程必須 具備數(shù)字邏輯電路最好 具備C語(yǔ)言微機(jī)原理學(xué)習(xí)本課程有何用處？復(fù)雜電子系統(tǒng)很大一部分使用CPLD/FPGA來(lái)完成，例如：數(shù)字信號(hào)處理（FFT,FILTER）通信系統(tǒng)中 大量使用 CPLD/FPGA視頻與圖像

3、系統(tǒng)中 大量使用 CPLD/FPGA傳統(tǒng)數(shù)字邏輯芯片 正在被 PLD 取代用于芯片設(shè)計(jì)前的驗(yàn)證設(shè)計(jì)，是進(jìn)入芯片設(shè)計(jì)領(lǐng)域（ASIC）的必經(jīng)之路。2002年8月10日清晨6點(diǎn)零8分，龍芯-1 CPU 運(yùn)行成功FPGA正在取代部分CPU的功能，可將CPU和外圍邏輯電路集成在一塊FPGA芯片中。CPLD/FPGA在通信系統(tǒng)中的應(yīng)用各種信道編碼和解碼實(shí)現(xiàn) AMI,CMI,HBD3,1B/10B信號(hào)的復(fù)用和解復(fù)用信號(hào)的調(diào)制FSK,ASK,PSK,PPM容錯(cuò)和檢錯(cuò)編碼CRC-4,CRC-32，誤碼率檢測(cè)，信號(hào)同步，成幀(Frame)光纖通信：SDH,PON等參考 FPGA在3G系統(tǒng)設(shè)備中的應(yīng)用前景返回可編程

4、邏輯器件市場(chǎng)背景電子系統(tǒng)組成的3個(gè)部分：微處理器、存儲(chǔ)器和邏輯器。標(biāo)準(zhǔn)邏輯產(chǎn)品是定制式設(shè)計(jì) ASIC 的一個(gè)替代產(chǎn)品，但卻限制了制造商充分定制終端系統(tǒng)的靈活性 PLD 解決了其固有的難題 。2004年可編程邏輯市場(chǎng)大約為31億美元更多參見 ：/corporate/about/pldmarketbackground.htm使用PLD器件的好處？PLD 是標(biāo)準(zhǔn)產(chǎn)品，在系統(tǒng)制造商購(gòu)買的時(shí)候處于空白狀態(tài)。只要用電信號(hào)編程該器件，就能使器件實(shí)現(xiàn)幾乎無(wú)限的專門的邏輯功能。PLD 使系統(tǒng)設(shè)計(jì)者能夠快速地實(shí)現(xiàn)定制的邏輯功能以滿足不同產(chǎn)品的需要，同時(shí)又能讓產(chǎn)品迅速上市。參考書籍教材：EDA技術(shù)實(shí)用教程，潘松、黃

5、繼業(yè)編，科學(xué)出版社，2006年 目錄主要參考書：VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)，候伯亨 顧新編，西安電子科技大學(xué)出版社，1999年。Altera FPGA/CPLD設(shè)計(jì)（基礎(chǔ)篇），EDA先鋒工作室 王誠(chéng)、吳繼華等編，人民郵電出版社，2005年7月。目錄Altera FPGA/CPLD設(shè)計(jì)（高級(jí)篇），EDA先鋒工作室 吳繼華、王誠(chéng)等編，人民郵電出版社，2005年7月。目錄可編程邏輯器件原理、開發(fā)與應(yīng)用，趙曙光等編， 西安電子科技大學(xué)出版社，2000年。用VHDL設(shè)計(jì)電子線路，S.Sjohoim、L.Lindl著, 邊計(jì)年譯， 清華大學(xué)出版社，2000年。相關(guān)網(wǎng)站門戶和資源網(wǎng)站http:

6、/http:/download179_460.html vhdl源代碼資源學(xué)習(xí)論壇網(wǎng)址/bbs/bbs/index.aspFPGA/CPLD 芯片主流公司官方網(wǎng)站 / http:/ http:/產(chǎn)品網(wǎng)站/ 杭州康芯公司 EDA實(shí)驗(yàn)儀廠商/ 深圳瑞芯公司 EDA開發(fā)板廠商更多（略）考核方式最終成績(jī)由 2 部分組成:平時(shí)成績(jī)30%(上課主動(dòng)提問(wèn)；主動(dòng)回答問(wèn)題；被動(dòng)回答問(wèn)題時(shí)，敘述正確火種或者有新意)筆試成績(jī) 70%筆試為 開卷 考試。結(jié)束語(yǔ)：我如何教你？假如學(xué)生要得到一瓢水教師必須有一桶水假如教師只有一桶水我們要指引給學(xué)生了一條河，教會(huì)你游泳的技巧，而不是喝水的本領(lǐng)謝謝同學(xué)們的課堂配合！The e

7、nd.以下內(nèi)容 是講義的 有關(guān)名詞解釋和說(shuō)明的 超連接可不閱讀。EDA學(xué)習(xí)網(wǎng)站和論壇（一） EDA 門戶網(wǎng)站 二巨頭www.PLD. 一個(gè)國(guó)內(nèi)最好的EDA門戶網(wǎng)站，包括ALTERA公司、XILINX公司等分類論壇，也有大量技術(shù)文章，人氣極旺的論壇。 人氣可和前者比肩，該網(wǎng)站還有一個(gè)“先鋒工作室”，出版了很多EDA專業(yè)書籍EDA學(xué)習(xí)網(wǎng)站和論壇（二） ALTERA、XILINX、latticese公司的官方網(wǎng)站http:/ 這2者均為大規(guī)模PLD和FPGAQ器件供應(yīng)商，為競(jìng)爭(zhēng)對(duì)手 / 中小規(guī)模PLD器件、模擬PLD器件的主流供應(yīng)商有關(guān)軟件使用，芯片手冊(cè)，應(yīng)用筆記，設(shè)計(jì)實(shí)例等應(yīng)有盡有。CADCAD在

8、早期是英文 ComputerAidedDrafting (計(jì)算機(jī)輔助繪圖) 的縮寫，隨著計(jì)算機(jī)軟、硬件技術(shù)的發(fā)展， 演變?yōu)镃omputerAidedDesign （計(jì)算機(jī)輔助設(shè)計(jì)）返回CAPP計(jì)算機(jī)輔助工藝設(shè)計(jì)（Computer Aided Process Planning）的簡(jiǎn)稱概念：利用計(jì)算機(jī)技術(shù)，輔助工藝人員設(shè)計(jì)零件 從毛坯到成品 的制造方法。是將企業(yè)產(chǎn)品設(shè)計(jì)數(shù)據(jù) 轉(zhuǎn)換為產(chǎn)品制造數(shù)據(jù) 的一種技術(shù)。是計(jì)算機(jī)集成制造系統(tǒng)（CIMS）的重要組成部分。返回我們的龍芯1號(hào) 在去年10月我們基本完成狗剩-1的邏輯設(shè)計(jì)并在FPGA驗(yàn)證平臺(tái)成功運(yùn)行通用操作系統(tǒng)以后，有很多人關(guān)心我們?nèi)绾芜M(jìn)行狗剩-1的物理

9、設(shè)計(jì)。不少人建議我們完成RTL設(shè)計(jì)后，在國(guó)內(nèi)尋找兄弟單位完成后續(xù)設(shè)計(jì)。有人說(shuō)完成FPGA驗(yàn)證只是完成了整個(gè)設(shè)計(jì)工作的10%，90%的工作還在后面，更有人說(shuō)我們當(dāng)時(shí)只是完成了國(guó)外學(xué)校中系統(tǒng)結(jié)構(gòu)課程的一個(gè)大作業(yè)而已。但還是有人鼓勵(lì)說(shuō)完成FPGA驗(yàn)證已經(jīng)很不容易，國(guó)外成功的設(shè)計(jì)也都是從FPGA驗(yàn)證開始的。在那一段時(shí)間里，在大多數(shù)朋友的鼓勵(lì)和建議中，或多或少都流露出對(duì)我們完成物理設(shè)計(jì)的能力的擔(dān)憂。因?yàn)橛?jì)算所確實(shí)沒(méi)有做過(guò)大規(guī)模的芯片的物理設(shè)計(jì)，尤其是在深亞微米的工藝條件下 ( 更多 )返回FPGA在3G系統(tǒng)設(shè)備中的應(yīng)用前景FPGA中具有豐富的資源比如大量的LE資源，內(nèi)置的存儲(chǔ)器資源，針對(duì)DSP應(yīng)用的DS

10、P BLOCK資源，豐富的IO資源，比如有專用的LVDS接口集成了定制的SERDES/DPA、專用的外部存儲(chǔ)器接口以及非常適合開發(fā)DDR/DDR2、RLDRAM和QDRII存儲(chǔ)器的接口。豐富的時(shí)鐘網(wǎng)絡(luò)資源，GX器件增加了嵌入的收發(fā)器，非常有利于實(shí)現(xiàn)高速串行數(shù)據(jù)的收發(fā)。下面我們從3G結(jié)構(gòu)的角度來(lái)分析FPGA在3G基礎(chǔ)設(shè)施的各個(gè)部分時(shí)所能扮演的角色和機(jī)會(huì)。( 更多 ) 返回FPGA 與 CPLD可編程邏輯器件（芯片）的分類FPGA: Field Programmable Gate ArrayCPLD: Complex Programmable Logic DeviceGAL: Generic Array LogicPAL: Programmable Array Logic本課程不介紹的PLD器件：模擬PLD器件返回課程內(nèi)容模擬PLD器件在系統(tǒng)可編程器件可實(shí)現(xiàn)三種功能： （1）信號(hào)調(diào)理。是指能夠?qū)π盘?hào)進(jìn)行放大，衰減，濾波。（2）信號(hào)處理。是指信號(hào)進(jìn)行求和，求差，積分