大學(xué)課件：數(shù)字電路與邏輯設(shè)計(jì)-集成觸發(fā)器

1、第四章 集成觸發(fā)器數(shù)字電路與邏輯設(shè)計(jì)孫文生學(xué)習(xí)要點(diǎn)掌握各種觸發(fā)器的特征方程(狀態(tài)方程)熟悉主從觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象掌握各種鐘控觸發(fā)方式電平觸發(fā)：高電平、低電平邊沿觸發(fā)：上升沿、下降沿掌握觸發(fā)器功能之間的轉(zhuǎn)換4.1 時(shí)序電路的特點(diǎn)組合邏輯電路輸出跟隨輸入的變化。組合邏輯電 路X1XmF1Fn記憶元件組合邏輯電 路X1X2XmF1F2Fn時(shí)序邏輯電路輸出由當(dāng)前輸入和歷史輸入決定。記憶元件雙穩(wěn)態(tài)觸發(fā)器4.2 觸發(fā)器的基本特性及記憶功能什么是觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制信息的基本單元.觸發(fā)器的特點(diǎn)有兩個(gè)互補(bǔ)輸出端.有兩個(gè)穩(wěn)定的狀態(tài)，分別表示為邏輯0和邏輯1.在輸入信號(hào)作用下，可發(fā)生穩(wěn)態(tài)轉(zhuǎn)換. 輸入信號(hào)撤銷

2、后，能將獲得的新?tīng)顟B(tài)保存下來(lái).觸發(fā)器的記憶功能觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，可以記憶一位二進(jìn)制數(shù)。多個(gè)觸發(fā)器可以記憶多位二進(jìn)制數(shù).觸發(fā)器4.2 觸發(fā)器的基本特性及記憶功能觸發(fā)器的現(xiàn)態(tài)和次態(tài)現(xiàn)態(tài)(現(xiàn)在狀態(tài)): 輸入變化前,觸發(fā)器所處的狀態(tài)次態(tài)(下一狀態(tài)): 輸入變化后,觸發(fā)器進(jìn)入的狀態(tài) 下一狀態(tài)是對(duì)某一時(shí)刻而言，過(guò)了該時(shí)刻就應(yīng)看作現(xiàn)在狀態(tài)。觸發(fā)器的特征方程觸發(fā)器邏輯功能的描述特征方程 功能表 波形圖 狀態(tài)圖觸發(fā)器4.3 基本RS觸發(fā)器(電位型觸發(fā)器)111. 電路結(jié)構(gòu)和工作原理&由或非門構(gòu)成的基本RS觸發(fā)器由與非門構(gòu)成的基本RS觸發(fā)器4.3 基本RS觸發(fā)器(電位型觸發(fā)器)112. 由 或非門構(gòu)成的基本R

3、S觸發(fā)器RS觸發(fā)器的特征方程：求觸發(fā)器的特征方程：描述觸發(fā)器的方法狀態(tài)表001101SR00 01 11 1001特征方程11功能表R SQn+1功能說(shuō)明0 00 11 01 1Qn10保持置1置0不允許外輸入內(nèi)輸入描述觸發(fā)器的方法波形圖(時(shí)序圖)狀態(tài)圖激勵(lì)表11 Qn Qn+1 R S0 00 11 01 1 0 0 1 1 0 0 01R=0, S=1R=1, S=0R=S= 0R= 0S= 3. 由 與非門構(gòu)成的基本RS觸發(fā)器&RS觸發(fā)器的狀態(tài)方程RS觸發(fā)器的功能表R S Qn+10 0 不允許0 1 01 0 11 1 QnRS觸發(fā)器的狀態(tài)圖01R=1, S=0R=0, S=1R= S

4、= 1R= 1S= 應(yīng)用舉例例 下圖為用基本RS觸發(fā)器構(gòu)成的一個(gè)消除機(jī)械開(kāi)關(guān)震顫的防顫電路，畫(huà)出對(duì)應(yīng)輸入波形的輸出Q的波形，并說(shuō)明其工作原理。 R S Qn+10 0 不允許0 1 01 0 11 1 QnQ4.4 各種鐘控觸發(fā)器的邏輯功能 在數(shù)字系統(tǒng)中，通常要求觸發(fā)器的狀態(tài)不是在輸入信號(hào)變化時(shí)立即轉(zhuǎn)換，而是等待控制脈沖到達(dá)時(shí)才轉(zhuǎn)換，這個(gè)控制脈沖就是時(shí)鐘脈沖CP(Clock Pulse)。 用時(shí)鐘信號(hào)保持整個(gè)時(shí)序系統(tǒng)協(xié)調(diào)工作的電路稱為同步時(shí)序電路。 轉(zhuǎn)換時(shí)刻受 CP 控制的觸發(fā)器稱為鐘控觸發(fā)器，是同步時(shí)序電路的基礎(chǔ)。4.4.1 鐘控RS觸發(fā)器1. 鐘控RS觸發(fā)器的結(jié)構(gòu)2. 特征方程CP=0,

5、保持原狀態(tài)CP=1, 基本RS觸發(fā)器將時(shí)鐘信號(hào)引入特征方程4.4.1 鐘控RS觸發(fā)器3. 鐘控RS觸發(fā)器的功能表4. 觸發(fā)方式電平觸發(fā) 鐘控RS觸發(fā)器邏輯功能波形圖00010101011X4.4.2 鐘控D觸發(fā)器1. 鐘控D觸發(fā)器的結(jié)構(gòu)將時(shí)鐘信號(hào)引入特征方程2. 特征方程CP=0, 保持原狀態(tài)CP=1, 實(shí)現(xiàn)D觸發(fā)器功能 4.4.2 鐘控D觸發(fā)器3. 鐘控D觸發(fā)器的功能表4. 觸發(fā)方式電平觸發(fā) 4.4.3 鎖存器 在實(shí)際中，總線上的數(shù)據(jù)出現(xiàn)時(shí)間很短，但使用時(shí)間較長(zhǎng)，就需要在數(shù)據(jù)出現(xiàn)時(shí)將數(shù)據(jù)先存儲(chǔ)起來(lái)，以便以后使用，完成這種功能的部件稱為鎖存器(Latch)。 1. 8位D鎖存器74LS373

6、將D觸發(fā)器的時(shí)鐘端連在一起，數(shù)據(jù)端仍各自保持獨(dú)立。電平觸發(fā) 2. 觸發(fā)方式 3. 鎖存器的應(yīng)用 輸出控制OE CP D Qn+1 0 1 1 1 0 1 0 0 0 0 Qn 1 高阻表4.4.3 8位D鎖存器74LS373功能表 4.4.3 鎖存器圖4.4.3 由74LS373構(gòu)成雙向數(shù)據(jù)鎖存器 3. 鎖存器的應(yīng)用 4.4.4 鐘控JK觸發(fā)器1. 鐘控JK觸發(fā)器的結(jié)構(gòu)2. 特征方程CP=0, 保持原狀態(tài)CP=1, 實(shí)現(xiàn)JK觸發(fā)器的功能 將時(shí)鐘信號(hào)引入特征方程n+1n+14.4.4 鐘控JK觸發(fā)器3. 鐘控JK觸發(fā)器的功能表4. 觸發(fā)方式電平觸發(fā) n+1n+14.4.5 鐘控T觸發(fā)器1. 鐘控

7、T觸發(fā)器的結(jié)構(gòu)2. 特征方程CP=0, 保持原狀態(tài)CP=1, 實(shí)現(xiàn)T觸發(fā)器的功能 將時(shí)鐘信號(hào)引入特征方程n+1n+14.4.5 鐘控T觸發(fā)器3. 鐘控T觸發(fā)器的功能表4. 觸發(fā)方式電平觸發(fā) 4.4.6 各種觸發(fā)器之間的轉(zhuǎn)換 在實(shí)際中，常需利用現(xiàn)有觸發(fā)器完成其它觸發(fā)器的邏輯功能，這就需要將不同功能的觸發(fā)器進(jìn)行轉(zhuǎn)換。 轉(zhuǎn)換的關(guān)鍵是轉(zhuǎn)換邏輯電路，同時(shí)應(yīng)注意轉(zhuǎn)換前后的觸發(fā)方式不變。 觸發(fā)器邏輯功能轉(zhuǎn)換的框圖轉(zhuǎn)換方法： (1) 公式法 (2) 真值表法例：將D觸發(fā)器改成T觸發(fā)器公式法D觸發(fā)器轉(zhuǎn)T觸發(fā)器真值表法例：將D觸發(fā)器改成T觸發(fā)器公式法真值表法D觸發(fā)器轉(zhuǎn)T觸發(fā)器例：觸發(fā)器邏輯功能的轉(zhuǎn)換J-K型改D型

8、JK觸發(fā)器特征方程：D觸發(fā)器特征方程：D型改JK型4.4.7 鐘控觸發(fā)器的缺點(diǎn)CP1 期間，輸入信號(hào)不能發(fā)生變化，使應(yīng)用受到限制，抗干擾能力較差。CP=1 的脈沖寬度要求較嚴(yán)。n+1n+14.5 TTL集成主從觸發(fā)器鐘控觸發(fā)器: CP=1期間，輸入的變化可能會(huì)引起輸出多次改變.主從觸發(fā)器：一個(gè)時(shí)鐘周期中, 狀態(tài)僅翻轉(zhuǎn)一次.4.5.1 基本工作原理CP4.5.1 基本工作原理主觸發(fā)器從觸發(fā)器Q主Q從JKCPTTL集成主從觸發(fā)器的工作原理Q主跟隨JK變化Q從封鎖Q主封鎖Q從 Q主CP完成主觸發(fā)器的狀態(tài)向從觸發(fā)器傳送4.5.1 基本工作原理1. 邏輯符號(hào)2. 特征方程JK觸發(fā)器的功能表 JKQn+1

9、 00Qn 010 101 113. 功能表R、S：異步置0、置14.5.1 基本工作原理01狀態(tài) 0狀態(tài) 1狀態(tài)轉(zhuǎn)換圖4. 狀態(tài)圖J=1K= K=1J= J=0K=K=0J= 特征方程4.5.1 基本工作原理主從JK觸發(fā)器輸出波形 主從JK觸發(fā)器的特征方程：JK觸發(fā)器的功能表 JKQn+1 00Qn 010 101 114.5.2 主從JK觸發(fā)器的一次翻轉(zhuǎn)問(wèn)題CP1 期間原因：主觸發(fā)器的輸入取自于從觸發(fā)器的輸出。結(jié)論：在CP1 期間，J K 信號(hào)出現(xiàn)使 Q 變位 Q 的組合，則CP下降時(shí) Q Q 。假設(shè)Q2n 0，則主觸發(fā)器：S1 R1 Qn+10 0 Qn 1 0 11 1224.5.2

10、主從JK觸發(fā)器的一次翻轉(zhuǎn)問(wèn)題4.5.3 異步置0置1輸入 集成JK觸發(fā)器狀態(tài)轉(zhuǎn)換時(shí)刻除了受時(shí)鐘控制外，還可受異步置0/置1輸入端RD和SD控制，使其被強(qiáng)制置0或置1，由于它們的作用與時(shí)鐘無(wú)關(guān)，所以稱為異步置位/復(fù)位輸入。 表4.5.1 具有異步置0置1輸入的JK觸發(fā)器功能表 SD RD CP J K Q Q4.5.3 異步置0置1輸入帶有異步置0置1輸入的JK觸發(fā)器波形 4.6 集成邊沿觸發(fā)器 主從觸發(fā): 在時(shí)鐘下降沿改變狀態(tài)，但時(shí)鐘高電平期間對(duì)外開(kāi)放。邊沿觸發(fā): 只在時(shí)鐘信號(hào)的某一邊沿（CP或CP）對(duì)輸入信號(hào)作出響應(yīng)并引起觸發(fā)器狀態(tài)變化。邊沿觸發(fā)的實(shí)現(xiàn)：利用邏輯門的延遲實(shí)現(xiàn)邊沿觸發(fā); 利用內(nèi)

11、部反饋, 維持 阻塞電路; 只有時(shí)鐘有效邊沿附近的輸入信號(hào)才真正有效，其它時(shí)間輸入不影響觸發(fā)器輸出，提高了抗干擾能力。 4.6.1 負(fù)邊沿JK觸發(fā)器邊沿觸發(fā)原理CP=0期間, 與非門G1和G2被封鎖, S=R=1 觸發(fā)器輸出保持不變.CP=1期間, JK信號(hào)可進(jìn)入與非門， 但觸發(fā)器處于自鎖狀態(tài)。此時(shí) R S 跟隨 J K 變化。G1G24.6.1 負(fù)邊沿JK觸發(fā)器CP=1 0, 觸發(fā)器解除自鎖，由于 與非門的延遲作用，此時(shí)的 RS信號(hào)決定觸發(fā)器的狀態(tài)。結(jié)論: 只有時(shí)鐘信號(hào)下降沿前JK值 才起作用，實(shí)現(xiàn)邊沿觸發(fā).邊沿觸發(fā)原理G1G24.6.2 維持阻塞D觸發(fā)器D觸發(fā)器的邊沿觸發(fā)原理CP= 電路實(shí)

12、現(xiàn)D觸發(fā)器的功能CP=0期間 與非門3、4被封鎖 觸發(fā)器輸出保持不變.CP=1期間 電路處于維持阻塞狀態(tài) 此期間, 觸發(fā)器輸出保持不變.結(jié)論: 只有時(shí)鐘信號(hào)上升沿前的D值 才起作用, 是正邊沿觸發(fā).維持阻塞原理DD4.6.2 維持阻塞D觸發(fā)器正邊沿型D觸發(fā)器的功能表4.6.3 JK觸發(fā)器和D觸發(fā)器的實(shí)際產(chǎn)品 幾種JK觸發(fā)器的特性4.6.3 JK觸發(fā)器和D觸發(fā)器的實(shí)際產(chǎn)品幾種D觸發(fā)器的特性4.6.4 觸發(fā)器的邏輯符號(hào)應(yīng)用舉例例 由D觸發(fā)器(上升沿觸發(fā))和JK觸發(fā)器(下降沿觸發(fā))構(gòu)成的電路的輸入波形如圖所示，畫(huà)出輸出Q1、Q2的波形。Q1Q2應(yīng)用舉例: 移位寄存器數(shù)碼1數(shù)碼1數(shù)碼2數(shù)碼1數(shù)碼3數(shù)碼

13、2數(shù)碼1數(shù)碼4數(shù)碼3數(shù)碼2應(yīng)用舉例: 計(jì)數(shù)4.7 CMOS觸發(fā)器 CMOS傳輸門（TG） 當(dāng)C=0為時(shí)， TN和TP截止，傳輸門斷開(kāi)。 當(dāng)C=1時(shí)， VO=VI，傳輸門傳輸信號(hào)。 TTL集成觸發(fā)器以鐘控RS觸發(fā)器為基礎(chǔ)，CMOS集成觸發(fā)器以鐘控D觸發(fā)器為基礎(chǔ)。 4.7 CMOS觸發(fā)器 一 CMOS鐘控D觸發(fā)器 CMOS鐘控D觸發(fā)器 CMOS鐘控D觸發(fā)器功能表 由兩個(gè)傳輸門TG1、TG2和三個(gè)反相器組成，其中反相器3為傳輸門提供反相控制信號(hào)。 4.7 CMOS觸發(fā)器 二 CMOS主從D觸發(fā)器 由兩個(gè)CMOS鐘控D觸發(fā)器構(gòu)成，下圖是帶有異步置0置1輸入的主從D觸發(fā)器邏輯圖。 CMOS主從D觸發(fā)器 4.7 CMOS觸發(fā)器 二 CMOS主從D觸發(fā)器 4.7 CMOS觸發(fā)器 異步置0置1信號(hào)是高電平有效；狀態(tài)翻轉(zhuǎn)的時(shí)刻是時(shí)鐘的上升沿；不存在一次翻轉(zhuǎn)現(xiàn)象，邊沿觸發(fā)，輸出由CP上升沿時(shí)刻的輸入信號(hào)決定。二 CMOS主從D觸發(fā)器特點(diǎn) 4.8 集成觸發(fā)器的選用和參數(shù)邏輯功能的選擇 D觸發(fā)器: 單端輸入JK觸發(fā)器: 雙端輸入觸發(fā)方式的選擇 電平觸發(fā)邊沿觸發(fā)主從觸發(fā)器上升沿觸發(fā)、下降沿觸發(fā)4.8 集成觸