嵌入式系統(tǒng)的能耗動態(tài)管理方案

1、嵌入式系統(tǒng)的能耗動態(tài)管理方案一直以來，嵌入式處理器的低功耗是通過使用一些低功耗的空閑或睡眠模式來實現(xiàn)的。 現(xiàn)在，嵌入式處理器要承擔更復雜的工作，需要更高的性能。新的應用程序（如音頻和視頻 播放以及游戲等）一般運行時間都相當長，“運行時間”與“空閑時間 &rdquo ；之比也上升得很快。傳統(tǒng)的電源管理技術在空閑時間中是非常有效的，但要在運行中 節(jié)省電池能量就無能為力了。此外，電源管理芯片制造商僅僅把注意力集中在供電的管理方面。情況一般是這樣的， 嵌入式處理器供應商給出輸入/輸出功率要求，功率半導體供應商則爭相開發(fā)出盡可能高效 的滿足要求的IC。然而，現(xiàn)在象開關穩(wěn)壓器這樣的電源管理IC效率已經(jīng)達到

2、了 95%的高 峰。這迫使今天的電源IC供應商不僅要在價格上競爭，還要靠效率的每一點細微增長進行 競爭。當前手機市場的發(fā)展趨勢顯示，這些傳統(tǒng)的方法已無法滿足業(yè)界對提升效率的需求。盡管電池技術一直有穩(wěn)定改進，如更長的壽命及更小的體積，但這種發(fā)展仍然無法趕上 下一代設計快速增長的功率需求。要在新產(chǎn)品中將電池壽命延長到最終用戶可以接受的水平， 普通的電源管理方法已經(jīng)不能勝任了。工藝技術的發(fā)展趨勢也加劇了電源管理的復雜性。過去，CMOS晶體管在靜態(tài)時消耗功率 很少，幾乎可以忽略不計。然而，隨著速度和密度的增加，工藝尺寸在不斷縮小，靜態(tài)功耗 也在增長。根據(jù)估計，對于用0.13微米高速工藝實現(xiàn)的芯片，其靜

3、態(tài)功耗要占總功耗的 15-20%。而且，隨著工藝技術進入100納米以下，靜態(tài)功耗將呈現(xiàn)指數(shù)式的增長，并將在處 理器總功耗中占據(jù)主要部分。有一種方法可以協(xié)調(diào)高性能與低功耗之間的矛盾，這就是讓處理器根據(jù)當前的工作負載， 運行在不同的性能等級上。舉例來說，一個MPEG視頻播放器需要的處理性能比MP3音頻播 放器高一個數(shù)量級。因此，當播放MP3時，處理器可以運行在較低頻率上，而仍然能保證播 放的高質量。當時鐘頻率降低時，可以同時降低處理器的供電電壓，以達到節(jié)能的目的。動態(tài)電壓調(diào)整技術（DVS）就利用了這樣一個事實，即CMOS工藝處理器的峰值頻率與 供電電壓成正比。圖1顯示了頻率與電壓的關系，其中的測試

4、使用了一個ARM926EJ-S處理 器內(nèi)核（0.18微米工藝）?？梢钥吹睫D折點在大約90 MHz，這是調(diào)整技術適用電壓范圍的一 個限額。以下是一個CMOS電路的近似功率方程：P = CVDD 2fc + VDDIQ 其中： P為供電電壓VDD消耗的功率。 C （VDD） 2fc是源于切換的動態(tài)功耗部分（C是電容，fc為頻率）。 VDDIQ是源于泄漏的靜態(tài)功耗部分（IQ為泄漏電流）顯然，對一個給定負載， 動態(tài)功率的量值與供電電壓的平方成正比。減少供電電壓并同時降低處理器的時鐘速度，功耗將會呈二次方的速度下降，代價是增 加了運行時間。由于每次電池充電后其中儲存的能量是有限的，所以能量管理技術是唯一

5、一 種可以擴展電池使用壽命的方法。圖2顯示的是當頻率與電壓都從最高值下調(diào)時，等效的節(jié) 能情況。因為電壓的下降不可能超過某一個最低限，所以即使把頻率降低到曲度以下也不能 產(chǎn)生更多的節(jié)能效果。因此，能量管理技術也存在一個適用頻率范圍，在這個范圍內(nèi)的電壓 升降才是有效的（本例中約為90-170 MHz）。圖2計算出ARM926EJ-S處理器節(jié)能與頻率關系圖電壓控制和頻率控制的要求圖3比較了兩種電源管理方法的效果，一種使用動態(tài)電壓調(diào) 整法（DVS），另一種是普通的門控電源管理方法。DVS方法能顯著降低整體功耗。一般來說，處理器運行得都太快了。例如，從QoS觀點來看，如果軟件只需要在一秒鐘 內(nèi)顯示完30

6、幀視頻圖像，則處理器在半秒內(nèi)就完成所有解碼是沒有意義的。提前完成任務 的做法使能量利用效率較低。取得性能與節(jié)能平衡的關鍵在于使用智能軟件，它可以把處理器的性能降低到正好滿足 應用軟件需求底線的水平。這種軟件應該包括“性能設定&rdquo ；算法，由該算法來確 定處理器運行的最佳性能級別，并且管理象DVS這樣的性能調(diào)整技術。現(xiàn)有的DVS系統(tǒng)使用的是開環(huán)控制技術，CPU的特性是通過給定時鐘速度和電壓下的工 作量來確定的，并留有足夠的余量來適應溫度、供電和晶圓工藝的變化。嵌入式處理器被設計成能在寬廣的溫度范圍內(nèi)工作和適應不同的硅工藝。因此，必須采 用較高的安全裕度，才能在電源效率降低時確保足夠的安全

7、工作范圍。隨著供電電壓逐步轉 向1.2V或更低，所需安全裕度的百分比也隨之增加，以覆蓋溫度及硅片工藝的各種變化。CMOS電路的速度會隨溫度的升高而減慢，這一效應必須算到供電電壓安全裕度里，雖然 一般的工作溫度都是室溫。由于工藝技術的變數(shù)很多，如不同內(nèi)核、不同晶圓、不同批量甚 至不同代工廠都各不相同。為了保證高的產(chǎn)量，這些保護帶（guard-b ands）可以相當寬， 從而對總體功耗有顯著的影響?？梢杂么罅康奶匦詠順嫿ㄒ粋€頻率與電壓對照表，以確保在所有工作條件下都能滿足性 能要求。然后把一個確定的電壓/速度集合以硬編碼方式寫到芯片中。在實際工作中，SoC上 定制的軟件驅動通過一個專門的硬件接口來

8、設定所需電壓級別。在改變時鐘頻率前，必須通 過一個定時器或其它方法來檢查穩(wěn)定電壓狀態(tài)（VDD_OK）。自適應電壓調(diào)整（AVS）方法是一種閉環(huán)控制技術，它比DVS有明顯的改進。AVS采用 固有的對工藝與溫度變化的補償，簡化了電壓調(diào)整的方法，不再需要頻率/電壓表。這種技 術的實現(xiàn)需要與嵌入式處理器協(xié)同使用幾個硬件性能監(jiān)控器，由它們接收從性能設定算法送 來的更改性能級別的請求。這些性能監(jiān)控器可以準確地監(jiān)控內(nèi)核內(nèi)外的工藝與溫度變化情況， 并且通過標準接口與外部的能量管理單元（EMU）進行通信。ARM國家半導體能量管理解決方案ARM公司一直在研究一種對性能調(diào)整硬件進行智能控 制的解決方案。美國國家半導體

9、公司則一直在研究一種智能控制供電電壓、簡化DVS方法以 及通過AVS減小安全裕度的解決方案。兩家公司現(xiàn)在已經(jīng)可以給電池供電設備的開發(fā)商提供 一種端到端的方案。ARM公司的Intelligent Energy Manager （智能能量管理器，IEM）解決方案以一個軟 件部件為中心，即Intelligent Energy Management軟件。IEM軟件與運行在應用軟件下的 操作系統(tǒng)（OS）相互銜接，使用從OS內(nèi)部架構獲得的參數(shù)，通過正在運行的應用程序“ 指導” OS的使用?？梢杂靡恍碗s的軟件算法來評價不同類型的軟件活動，然后產(chǎn)生 一個對未來性能的預測。每個預測結果用一個評測棧來加總，以確

10、定出一個總體的性能預測。策略棧的工作情況顯示在圖4中。每個算法都把自己的預測作為一種性能級別（PeRF.） 送進棧中，每個預測都有一個相關的指令指出當前預測的權重，如果信任水平為低則IGNORE （放棄該預測），如果為高則SET （指定該預測），SET_IFGT表示如果該預測的信任水平在棧 中為最高，則應該使用該水平。當系統(tǒng)中發(fā)生某特殊事件時，例如一次任務切換，則要從棧 底開始向上重新對不同的預測進行評估，以導出一個唯一的總體性能預測。與IEM軟件一起聯(lián)合工作的是Intelligent Energy Controlled智能能量控制器，IEC） 部件。IEC是一個APB外設，它可以快速地集成到

11、任何基于AMBA規(guī)范的SoC設計中。IEC 使用精密計數(shù)器和定時器測出當前的系統(tǒng)性能水平，并將其送給軟件，以確保處理器的性能 永遠能夠滿足軟件工作負荷的最低要求。它還將大部分軟件測量活動下載給硬件，從而減少 了處理器上IEM軟件的開銷。IEC部件還提供一個對性能調(diào)整硬件的抽象。從軟件的角度看，當工作負載變化而且預 測被修改時，才向IEC提交一個新的性能級別請求。這種性能級別的實現(xiàn)則用抽象方法對軟 件進行隱藏ARM的IEM軟件部件優(yōu)化功耗的性能設定算法是基于工作負荷的差異，與之類 似，國家半導體的PowerWise技術也根據(jù)當時的環(huán)境狀況以及各器件間的工藝差異，通過調(diào) 整運行參數(shù)來確保處理器不會

12、在最差的情況下工作。國家半導體用于自適應電壓調(diào)整或動態(tài)電壓調(diào)整的PowerWise技術的核心是一個低門 數(shù)、綜合的數(shù)字部件，名叫Adaptive Power CONtroller （自適應功率控制器，APC）。APC包 括硬件性能監(jiān)控器，它可以準確地監(jiān)控處理器的功耗，跟蹤溫度以及不同器件工藝的變化。 APC與片外能量管理單元（EMU）的通信通過一個雙線、雙向總線進行，這個總線叫PowerWise 接口（PWI）。圖5顯示了完整的端到端參考解決方案，它使用了 ARM公司的IEM和IEC部件，以 及國家半導體公司的APC和EMU部件。由ARM的IEM預測出的總體性能級別通過IEM硬件部分的抽象層傳

13、送給APCMPC自 適應地調(diào)整供電電壓，以覆蓋內(nèi)核工藝和當時的運行條件，滿足特定的性能要求。在設計時IEC可以配置為連接到片上特別設計的時鐘管理單元（CMU）和APC部件CMU 負責為處理器提供與所需性能級別相適應的時鐘頻率。APC負責管理片外EMU，為處理器內(nèi) 核提供能滿足所需性能級別的最低電壓，同時還要考慮當前內(nèi)核工藝與溫度狀況。由IEC部 件來協(xié)調(diào)管理時鐘頻率與電壓的變化，以保證任何時候兩者的組合都是有效的，并且不同性 能級別之間的轉換要順利，而且在時鐘產(chǎn)生方案與外部EMU的限制下轉換要盡可能快。能量管理的最大限度ARM與國家半導體開發(fā)出了這些先進的能量管理解決方案，可以 協(xié)助OEM廠商

14、實現(xiàn)他們的手持式電池供電產(chǎn)品的電池壽命最大化（電池壽命現(xiàn)在是最終用戶 真正關心的幾個關鍵要素之一）。整個解決方案具有部件化的特性，這意味著該技術可以自我 調(diào)整去適應各種性能調(diào)整硬件，包括DVS和AVS。IEM預測軟件決定了處理器可以運行的最 低性能級別，同時通過IEC的幫助，也確保永遠不會低于軟件的最低界線APC用性能預測 與外部EMU 一起工作，使處理器運行在能保證應用軟件正確運行的最低電壓和頻率下。在已 確定時鐘發(fā)生器、供電電壓動態(tài)范圍，以及混合應用軟件可用余量等限制條件下，這一完整 的解決方案能將處理器的功耗降低到最低程度。ARM智能能量管理技術可以用于降低一個嵌入式處理器的能量需求，最高可達75%。國 家半導體公司的PowerWise技術可以