第3周大課嵌入式系統(tǒng)設(shè)計(jì)與實(shí)踐數(shù)電

1、第3周大課嵌入式系統(tǒng)設(shè)計(jì)與實(shí)踐數(shù)電復(fù) 習(xí)1、基本電路的原理及其特性3第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)最基本的邏輯電路有三種：與、或、非與YAB有0出0.全1才1或YA+B有1出1,全0才0非輸出和輸入相反4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 4第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)各組均有0出1；某組全為1出0相同出1相異出0相同出0相異出1有1出0全0出1有0出1全1出0邏輯規(guī)律10010110 1 0 0 011100 00 11 01 1YYYYA B真值表（真值表略）邏輯 符號函數(shù)式與或非同或異或或非與非4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 5第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)其它邏輯功能門電路三態(tài)門 輸出除正常的高、低電平

2、外，還有一個(gè)高阻態(tài)高電平有效的三態(tài)門：4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 6第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)低電平有效的三態(tài)門小圓圈代表低電平有效4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 7第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)三態(tài)門的應(yīng)用三態(tài)門可以接成總線結(jié)構(gòu)：只要使各個(gè)門的控制端EN輪流為1，而且僅有一個(gè)為1，就可把各個(gè)門的輸出輪流送到公共總線上而又互不干擾 4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 8第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)OC門 OC門要外接電源和上拉電阻才能正常工作OC門實(shí)現(xiàn)線與4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 9CMOS傳輸門電路 邏輯符號控制端高、低電平分別為VDD和0V 輸入輸出可以互換，信號可雙向傳輸工作原理：當(dāng)C

3、0， 時(shí)，只要輸入信號的變化范圍不超過VDD和0V ，則TN管和TP管同時(shí)截止，輸出與輸入之間是高阻態(tài)（電阻大于109），傳輸門截止 ；當(dāng)C1， 時(shí)，若0vIVDD-VGS（th），TN管導(dǎo)通，TP管截止，導(dǎo)通電阻很小，vOvI；若VGS（th）PvI，TP管導(dǎo)通，TN管截止， vOvI。輸出電壓第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 10多余輸入端的處理 對于與門和與非門，多余的輸入端應(yīng)接高電平或和已經(jīng)使用的端相連；對于或門和或非門，多余的輸入端應(yīng)接低電平或和已經(jīng)使用的端相連。接高電平，可以直接通過電阻和電源相連或者接到高電平處；接低電平可直接接地，但也有其它的連接方式 注

4、意：TTL門：根據(jù)門輸入級的特性，懸空、通過一個(gè)大電阻（大于2.5K）接地相當(dāng)于在輸入端加了一個(gè)高電平；通過一個(gè)小電阻（小于0.9K）接地相當(dāng)于在輸入端加了一個(gè)低電平； CMOS門：為防止干擾破壞邏輯關(guān)系和損壞器件，CMOS門輸入端不能懸空。另外，由于CMOS門輸入端不取用電流，所以輸入端不管是通過大電阻還是通過小電阻接地，都相當(dāng)于在輸入端加了一個(gè)低電平第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 11（1）TTL門輸入端懸空、通過大電阻接地、接電源相當(dāng)于接高電平 （2）TTL門輸入端通過小電阻接地、直接接地相當(dāng)于接低電平 （3）CMOS門輸入端通過電阻接地、直接接地相當(dāng)于接低電平

5、 （4）CMOS門輸入端不允許懸空第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(基本邏輯電路) 12第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)常用有組合邏輯部件有：加法器 數(shù)值比較器 編碼器 譯碼器 數(shù)據(jù)選擇器在此主要討論最常用的譯碼器和數(shù)據(jù)選擇器4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 13第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)譯碼器： 主要介紹二進(jìn)制譯碼器 2線-4線譯碼器 3線-8線譯碼器顯示譯碼器 4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 14集成雙2線-4線譯碼器74HC139簡介 管腳圖邏輯符號功能表輸入選通端第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 15集成的3線-8線譯碼器 74HC138簡介管腳圖邏輯符號地址輸

6、入端 輸入控制端 輸出端 第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 16功能表說明：當(dāng)G1為低電平或者 和 有一個(gè)為高電平時(shí)，禁止譯碼，輸出全部為高電平； 第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 17說明：當(dāng)G1為高電平，且 和 同時(shí)為低電平時(shí)，允許譯碼，輸出為最小項(xiàng)取反，低電平有效； 第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 18第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)譯碼器的應(yīng)用 作為器件的輪流選通控制信號 4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 19顯示譯碼器 將譯碼器輸出的高低電平信號，顯示成人們熟悉的數(shù)碼0-9、字母或圖案，這就需要顯示器件，而驅(qū)動(dòng)顯示器件

7、的譯碼器稱為顯示譯碼器。 常用的顯示器件有七段數(shù)字顯示器、字母數(shù)字型顯示器以及可編程數(shù)字點(diǎn)陣顯示器。無論哪種顯示器都有發(fā)光二極管型（簡稱LED-Light emitting diode型）和液晶型（簡稱LCD-Liquid crystal display型） 外形圖第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 20七段數(shù)字顯示器外形示意圖 LED七段數(shù)字顯示器是由七個(gè)發(fā)光二極管構(gòu)成一個(gè)“8字符，它分為共陰極和共陽極兩種 。共陰極LED內(nèi)部電路示意圖其中COM端為陰極公共端，接低電平。當(dāng)ag端接高電平時(shí)，發(fā)光二極管點(diǎn)亮 第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 21顯

8、示的數(shù)碼第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 22顯示譯碼器 顯示譯碼器的輸入為8421BCD碼，而輸出為ag七個(gè)高低電平信號，故這種譯碼器也稱為4線-7線譯碼器或代碼轉(zhuǎn)換器。 對于LED數(shù)碼顯示器，常用的集成顯示譯碼器有74HC47和74HC48，其中74HC47驅(qū)動(dòng)共陽極LED數(shù)碼顯示器，74HC48是驅(qū)動(dòng)共陰極LED數(shù)碼顯示器 。對于LCD數(shù)碼顯示器，常用的集成顯示譯碼器有CD4543和CD4544。第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 23共陰極LED數(shù)碼管顯示譯碼器芯片74HC48簡介管腳圖邏輯符號第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合

9、邏輯電路) 24功能表燈測試端，當(dāng)輸入低電平時(shí)，輸出端ag全為高電平，數(shù)碼管顯示“8”，譯碼時(shí)加高電平； 說明：第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 25滅零輸入端，當(dāng)輸入低電平且A3A2A1A0=0000時(shí)，則本應(yīng)顯示的“0”不顯示，輸出端ag全為低電平，正常譯碼時(shí)加高電平。 說明：滅燈輸入/滅零輸出的雙向端口。當(dāng)該端口作為輸入端口輸入低電平時(shí)，無論其它輸入端口為何種狀態(tài)，輸出端ag全為低電平，顯示器熄滅；第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 26當(dāng)該端口作為輸出端口時(shí)，此時(shí)若輸入A3A2A1A0=0000，且為低電平時(shí)，端口輸出低電平，它的作用是在多

10、位數(shù)碼顯示系統(tǒng)中，作為消隱“0”的輸入信號。說明：第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 2774HC48驅(qū)動(dòng)共陰極數(shù)碼管的接線圖 74HC48的具有集電極開路輸出，內(nèi)部接有2K的上拉電阻，可直接驅(qū)動(dòng)共陰極數(shù)碼管。如果顯示器亮度不夠，可在譯碼器的輸出端與電源之間接入1K100K的電阻。 第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 28【例】 電路如圖所示，試說明每一位顯示器顯示數(shù)字的范圍。190909電路第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(組合邏輯電路) 29第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)觸發(fā)器 基本RS觸發(fā)器4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 電路邏輯符號表示低

11、電平觸發(fā)表示輸出Q的取反邏輯功能表30第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)基本RS觸發(fā)器 低電平有效 直接置0端 直接置1端4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 31第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)JK觸發(fā)器邏輯符號觸發(fā)脈沖下降沿翻轉(zhuǎn)功能表特性方程還有下降沿觸發(fā)的觸發(fā)器，邏輯符號時(shí)鐘端上無小圈4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 32第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)JK觸發(fā)器 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 33第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)雙輸入端如J1、J2之間為邏輯與的關(guān)系，即JJ1J2 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 為異步清零和異步置1端，不需要時(shí)鐘控制。不用的時(shí)候接1.34第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)D觸發(fā)器 4、數(shù)字電路

12、基礎(chǔ)(時(shí)序邏輯電路) 邏輯符號表示上升沿觸發(fā)特性方程35第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)計(jì)數(shù)器 分類： 同步、異步計(jì)數(shù)器 二進(jìn)制、十進(jìn)制、任意進(jìn)制計(jì)數(shù)器 加法、減法、可逆計(jì)數(shù)器在此主要介紹集成計(jì)數(shù)器及應(yīng)用4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 36第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)集成同步四位二進(jìn)制計(jì)數(shù)器74LS161 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 37第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)74LS161 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 為異步清零端，只要 有效（低電平），不管其它輸入端的信號為何值，都將使計(jì)數(shù)器的輸出為零 為同步置數(shù)端，當(dāng) 有效（低電平），同時(shí)CP的上升沿來到時(shí)，計(jì)數(shù)器將預(yù)置數(shù)端D3D2D1D0的數(shù)據(jù)送到輸

13、出端 38第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)集成同步十進(jìn)制計(jì)數(shù)器74LS160 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 74LS160的邏輯符號和功能和74LS161完全一樣，其差別僅在74LS161是十六進(jìn)制，而74LS160是十進(jìn)制，它的進(jìn)位是在當(dāng) Q3Q2Q1Q01001時(shí)產(chǎn)生。39第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)擴(kuò)展容量：兩片74LS160級連可以構(gòu)成100進(jìn)制，兩片74LS161級連可以構(gòu)成256進(jìn)制。4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 40第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)清零法構(gòu)成任意進(jìn)制 利用74LS160、161的清零端用計(jì)數(shù)循環(huán)中的最高狀態(tài)SM譯碼產(chǎn)生清零信號4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路)

14、 由于清零不需要時(shí)鐘控制，故產(chǎn)生清零的最高狀態(tài)SM不穩(wěn)定，不能作為穩(wěn)定的計(jì)數(shù)狀態(tài)穩(wěn)定的計(jì)數(shù)狀態(tài)是從0000-SM-1，有M個(gè)狀態(tài)41第3章 數(shù)字電子系統(tǒng)設(shè)計(jì) 例: 用清零法將同步十進(jìn)制計(jì)數(shù)器74LS160設(shè)計(jì)成一個(gè)七進(jìn)制計(jì)數(shù)器 解：只需將SM=S7=0111狀態(tài)譯碼，產(chǎn)生清零信號送到74LS160的端，電路如圖 (a)所示，狀態(tài)轉(zhuǎn)換圖如圖(b)所示。對于本例，如果換成用74LS161來實(shí)現(xiàn)，連接方式與74LS160一樣。 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 42第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)用置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器 利用74LS160、161的置數(shù)端用計(jì)數(shù)循環(huán)中的最高狀態(tài)譯碼產(chǎn)生置數(shù)信號，初態(tài)可以是

15、D3D2D1D0設(shè)置的任意狀態(tài)4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 由于置數(shù)需要時(shí)鐘控制，故產(chǎn)生置數(shù)的最高狀態(tài)是穩(wěn)定的，作為穩(wěn)定的計(jì)數(shù)狀態(tài)之一。只要計(jì)數(shù)循環(huán)中有M個(gè)穩(wěn)定狀態(tài)，就是M進(jìn)制計(jì)數(shù)器。43第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)例 用置數(shù)法將同步十進(jìn)制計(jì)數(shù)器74LS160接成七進(jìn)制計(jì)數(shù)器。 解：同步十進(jìn)制計(jì)數(shù)器74LS160有十個(gè)有效狀態(tài)，構(gòu)成七進(jìn)制時(shí)可以用它的任意七個(gè)有效狀態(tài)。 4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 方案（2）是用狀態(tài)00101000，應(yīng)將預(yù)置數(shù)端 接成0010，用1000產(chǎn)生譯碼信號送到 方案（1）是用狀態(tài)0000-0110，應(yīng)將預(yù)置數(shù)端接成0000，用0110產(chǎn)生譯碼信號送到44第3章

16、數(shù)字電子系統(tǒng)設(shè)計(jì)4、數(shù)字電路基礎(chǔ)(時(shí)序邏輯電路) 或用進(jìn)位信號C直接產(chǎn)生譯碼信號送到 方案（3）是用狀態(tài)0011-1001，應(yīng)將預(yù)置數(shù)端接成0011，用1001產(chǎn)生譯碼信號送到 信號變換電路1.電壓/脈寬變換電路 第3章 數(shù)字電子系統(tǒng)設(shè)計(jì)2.光亮度/頻率變換電路3.用紅外發(fā)光管實(shí)現(xiàn)的光/脈沖變換電路可用于靜脈注射監(jiān)測電路4. 數(shù)碼管靜態(tài)驅(qū)動(dòng)顯示電路設(shè)計(jì)舉例1 脈搏計(jì)的設(shè)計(jì) 設(shè)計(jì)要求：實(shí)現(xiàn)在15s內(nèi)測量1min的脈博數(shù)，并且顯示其數(shù)字。正常人脈搏數(shù)為6080次/mim，嬰兒為90100次/min，老人為70150次/min。誤差小于5次/min 1.總體方案(1)分析設(shè)計(jì)題目要求 脈搏計(jì)是用來測量一個(gè)人心臟跳動(dòng)次數(shù)的電子儀