fpga配套光盤-網盤版本例程i2c eeprom操作

1、I2CEEPROM操協(xié)議，又稱兩線協(xié)議，用的比較廣泛的通以其簡單性和有效性被應用在各種器件I2CEEPROM操協(xié)議，又稱兩線協(xié)議，用的比較廣泛的通以其簡單性和有效性被應用在各種器件中。所以在開發(fā)板上計了該接口的操作，以進一步提高大家的接口操作I2C 總線是由數(shù)據SDA 的串行總線可發(fā)接收數(shù)據，在CPU 與被IC 之間、IC 與IC 之間進行雙向傳送，高傳送速100kbps。各種被控制電路均并聯(lián)在這條總線上，但就機一樣只有撥通各自的號碼才能以每個電路和模塊都唯一的地址，在信息的傳輸過程中總線上并接的每一模塊電既是主控器（或被控器是發(fā)送器（決于它所完成的功能。發(fā)出的控制信號分為地址碼和控制量兩部分

2、，址碼用來選址，即接通需要控制的電路，確定控制的種類；控制量定該調整的類別（如對比度、亮度等）及需要調整的量。這樣，各制電路雖然掛在同一條總線上，卻彼此獨立，互不通協(xié)議是一個比較復雜的通信協(xié)議體可見本文件夾內的總協(xié)議下面只是擷取其關鍵操作進行講解數(shù)據有效性的平狀態(tài)只有在 SCL 線的時鐘信號是低電平時才能改變。根據這變高之前數(shù)據就已經準備好了。很重要的原則，在編程的時候要時時注意這條信號類型總線在傳送數(shù)據有三種類型信號，它們始信號、結束信信號類型總線在傳送數(shù)據有三種類型信號，它們始信號、結束信號和應答信號開始信號為高電平由高電平向低電平跳變，始傳送數(shù)據結束信號為高電平由低電平向高電平跳變，束傳

3、送數(shù)據應答信號接收數(shù)據的IC 在接8bit 送數(shù)發(fā)出特定的低電平，表示已收到數(shù)據。在應答的時鐘脈沖期間，發(fā)SDA 線（高電平以此同時必須將 SDA 線拉低器使它在這個時鐘脈沖的高電平期間保持穩(wěn)定的低電（數(shù)據有效則。下圖中的時鐘信號SCL 9 位就是應答時鐘脈沖數(shù)據傳輸字節(jié)格式：發(fā)送到 SDA 線上的每個字節(jié)必須為 8 位，每次傳數(shù)據傳輸字節(jié)格式：發(fā)送到 SDA 線上的每個字節(jié)必須為 8 位，每次傳可以發(fā)送的字節(jié)數(shù)量不受限制，每個字節(jié)后必須跟一個應答位。傳輸?shù)氖菙?shù)據（MSB尋址字節(jié)在主機產生起始條件后，發(fā)送的第一個字節(jié)為一個從機地址個地址的頭7 位（高7 位）為從機地址，最低位（LSB）決定文的

4、“0”表示主機寫信息到1表示主機讀從機的信息 位從機地址它自己的地址比較，如果一樣，器件會應答主機的尋址至于機還是從機-發(fā)送器都由R/W 位決。在開發(fā)板上裝配的 I2C 接介紹。在開發(fā)板上設計的是具有I2C 接口AT24C02,2048bit（256x8bit）的容量，擦寫次數(shù)大次，寫入速度10ms。的引腳封裝圖如引腳關2048bit（256x8bit）的容量，擦寫次數(shù)大次，寫入速度10ms。的引腳封裝圖如引腳關于編程時有以下（詳細的說明考提供的中文手冊和英文手冊尋址地址主器件通過發(fā)送一個起始信號后啟動發(fā)送過程，然后第一個是發(fā)送它所要尋址的從器件的地位從器件地址4 D7-固定1010,3 D3

5、-D1(A2,A1,A0 )為器件的地址位,用來定義哪這低 位必須與硬件輸入器件以及器件的哪個部分被主器所連接的電平相對應的電路圖中，該三個連在地上，所3 0D0 是讀/寫控制位（也就決定了報文的傳輸方向“1表示對器件進行讀操作，“0 ” 器件進行寫操作應答信號總線數(shù)據傳送時， 每成功地傳送器件進行寫操作應答信號總線數(shù)據傳送時， 每成功地傳送一個字節(jié)數(shù)據后（AT24C02）都必須產生一個應答信號：即應答的器件在第9 收到起始信號和從器件地址之后響應一個應答果器件已選了寫則在每接收一個字節(jié)之后響應一個應答信工作于讀模式時在發(fā)送完一個字節(jié)數(shù)據SDA線并監(jiān)視一應答信號，一旦接收到應答信號繼續(xù)發(fā)送數(shù)據

6、。如主件沒有發(fā)送應答信號，從器件就停止傳送數(shù)據并且等待一個停止號寫操作（分為字節(jié)寫和頁寫，這里主要介紹字節(jié)寫，寫與其類似，可參考手冊時序在字節(jié)寫模式下，主機發(fā)送起始命令和從器件地址信息位置在字節(jié)寫模式下，主機發(fā)送起始命令和從器件地址信息位置0）給從器件，從器件在接收到這個地址信息后，發(fā)送應答（一次主器件在接收到從器件產生的應答后，發(fā)送 個字節(jié)地從器件，作為數(shù)據將要寫入的地址單元，從器件接收到這個地址后發(fā)送應答（第二次；主器件接收到應答后，發(fā)送待寫入數(shù)據件接收到后，發(fā)送應答（第三次然后主器件發(fā)送停止信號件接收到該停止信號后數(shù)據擦寫數(shù)據擦寫過程中從器件不再相應主器件的任何請歸納起來其主機（CPLD

7、/FPGA）的字節(jié)寫的流程如下主機發(fā)送起始信號-主機發(fā)送尋址地址（R/W=0,即寫操作）-機檢測應答-主機發(fā)送待寫數(shù)據的字節(jié)地址-發(fā)送待寫入數(shù)據-主機檢測應答-讀操作分立即地址讀、隨機地址讀、順序地址讀主要講解隨機地址讀，其它讀方式與其類似，可參考手冊時隨機地址允許主器件對從機的任意字節(jié)的單元進行取。主器件首先隨機地址允許主器件對從機的任意字節(jié)的單元進行取。主器件首先發(fā)送起始信號，然后發(fā)送一個尋址地址（R/W 為 從機接收到后發(fā)送應答（第一次主機接收到這個應答后發(fā)單元的字節(jié)地址，從機接收到后發(fā)送應答（第二次接收到應答后重新發(fā)起起始信號然后再次發(fā)送尋址地為從機接收到后發(fā)送應答（第三次然后從機輸出一個字節(jié)數(shù)器件不發(fā)送應答信號但產生一個停止信號結束讀操把第主機發(fā)送起始信號前的動作叫做“偽寫操作歸納起來其主機（