模數(shù)轉(zhuǎn)換器基本原理及常見結(jié)構(gòu)

1、模數(shù)轉(zhuǎn)換器基本原理及常見結(jié)構(gòu)第1頁，共40頁，2022年，5月20日，6點47分，星期四8.1概述模擬信號(Analog Signal)：時間和幅度均連續(xù)變化的信號。數(shù)字信號(Digital Signal)：時間和幅度離散且按一定方式編碼后的脈沖信號。模數(shù)轉(zhuǎn)換器：完成模擬到數(shù)字信號轉(zhuǎn)換的器件。簡寫為ADC或A/D。數(shù)模轉(zhuǎn)換器：完成數(shù)字到模擬信號轉(zhuǎn)換的器件。簡寫為DAC或D/A。第2頁，共40頁，2022年，5月20日，6點47分，星期四模擬、數(shù)字控制系統(tǒng)對比傳感器信號調(diào)理A/DD/A執(zhí)行設(shè)備微處理器功率放大數(shù)字控制系統(tǒng)工業(yè)現(xiàn)場傳感器信號調(diào)理信號處理功率放大執(zhí)行設(shè)備模擬控制系統(tǒng)工業(yè)現(xiàn)場第3頁，共

2、40頁，2022年，5月20日，6點47分，星期四模擬控制系統(tǒng)數(shù)字控制系統(tǒng)適應(yīng)性信號處理復(fù)雜適應(yīng)性強可控性不易改變控制參數(shù)易改變控制參數(shù)和模型控制精度低高 后處理數(shù)據(jù)記錄、處理很不方便數(shù)據(jù)記錄、處理方便第4頁，共40頁，2022年，5月20日，6點47分，星期四隨著電子技術(shù)發(fā)展，ADC、DAC作為數(shù)字電路與模擬電路聯(lián)系的橋梁，其應(yīng)用非常廣泛。下圖為數(shù)字控制系統(tǒng)的典型框圖。第5頁，共40頁，2022年，5月20日，6點47分，星期四8.2 數(shù)模轉(zhuǎn)換器DAC十進(jìn)制數(shù)P(轉(zhuǎn)換系數(shù))決定系數(shù)電路數(shù)位開關(guān) “1” 或 “0”數(shù)字位權(quán)重電路相加電路第6頁，共40頁，2022年，5月20日，6點47分，星期

3、四8.2.1 幾種DAC的工作原理一、Kelvin分壓器稱為電阻串聯(lián)型DAC，由2n個等值電阻器組成。 ADI：AD5326（4通道，12位電阻串型DAC）；TI：DAC8534（4通道， 16位電阻串型DAC）。第7頁，共40頁，2022年，5月20日，6點47分，星期四二、二進(jìn)制加權(quán)型DAC權(quán)阻電路數(shù)位開關(guān)反相加法器基準(zhǔn)電壓第8頁，共40頁，2022年，5月20日，6點47分，星期四4位的權(quán)電流網(wǎng)絡(luò)DAC電路權(quán)電阻網(wǎng)絡(luò)優(yōu)點：結(jié)構(gòu)簡單；缺點：阻值相差較大，集成時難保證電阻精度 。第9頁，共40頁，2022年，5月20日，6點47分，星期四三、倒梯形R-2R網(wǎng)絡(luò)DAC權(quán)電阻網(wǎng)絡(luò)優(yōu)點：結(jié)構(gòu)簡單；

4、缺點：阻值相差較大，集成時難保證電阻精度 。數(shù)位開關(guān)Di=1 接-Di=0 接+第10頁，共40頁，2022年，5月20日，6點47分，星期四其余全為0時當(dāng)Di=“1”當(dāng)Dn-2=“1”當(dāng)Dn-1=“1”對任意數(shù)字量，由疊加原理，得流入-端的總電流：優(yōu)點：開關(guān)切換時無電位變化，可提高切換速率。第11頁，共40頁，2022年，5月20日，6點47分，星期四滿量程(FS)：單極性DAC輸入全“1”時輸出的模擬值。 滿量程范圍(FSR)： DAC輸出模擬量最小值到最大值的范圍。單極性FSR=FS。 最高有效位(MSB)、最低有效位(LSB)具有最高（最低）權(quán)重數(shù)位或其為“1”而其余位全“0” 時，對

5、應(yīng)輸出的模擬值。Dn-1Dn-2.D1D0MSBLSB 8.2.2 DAC的主要參數(shù)第12頁，共40頁，2022年，5月20日，6點47分，星期四1、靜態(tài)參數(shù)（誤差參數(shù)）DAC穩(wěn)態(tài)工作時，輸出實際值（V，I）偏離理想值大小程度。 誤差表示方法：DAC的主要參數(shù) 1LSB單位表示（如1LSB、LSB/2） 以%FSR表示（即FSR的百分之一）。 以ppm表示即FSR的百萬分之一為單位表示。 以輸出的實際誤差表示（mV、V等）第13頁，共40頁，2022年，5月20日，6點47分，星期四例題：某DAC數(shù)字位n=12，F(xiàn)SR=10V。試用四種誤差表示其最低位產(chǎn)生的誤差。則最低位產(chǎn)生的誤差如下：1LS

6、B；0.0244%FSR；244ppm；2.44mV。12個數(shù)字位能表示的十進(jìn)制數(shù)：最低位表示的模擬值為：第14頁，共40頁，2022年，5月20日，6點47分，星期四2、轉(zhuǎn)換誤差 零點（失調(diào)）誤差 輸入數(shù)字量D為0，輸出模擬量A不為零。第15頁，共40頁，2022年，5月20日，6點47分，星期四b）零點(失調(diào))溫度系數(shù) 漂移4321DinOUTO圖8.1.9 DAC的零點和增益溫度漂移 單位溫度變化時，DAC輸出零點產(chǎn)生的漂移量。第16頁，共40頁，2022年，5月20日，6點47分，星期四c）增益誤差 實際輸出特性曲線斜率與理想輸出特性曲線斜率之比:A實際/A理想。第17頁，共40頁，2

7、022年，5月20日，6點47分，星期四 d）增益溫度系數(shù) 漂移4321DinOUTO圖8.1.9 DAC的零點和增益溫度漂移 指單位溫度變化時，DAC輸出特性曲線斜率的漂移量。用滿量程的10-6/ 表示。 第18頁，共40頁，2022年，5月20日，6點47分，星期四e）積分非線性 實際輸出與理想輸出特性曲線之間的差值。第19頁，共40頁，2022年，5月20日，6點47分，星期四f）微分線性誤差 任意兩個相鄰輸入數(shù)據(jù)所對應(yīng)的輸出差值與1LSB之差，稱為該點的微分線性誤差(DLE)。 積分非線性反映的是實際輸出特性的整體線性度，即與理想輸出特性的偏離程度; 微分線性誤差反映了線性誤差在整個輸

8、出特性中的分布。第20頁，共40頁，2022年，5月20日，6點47分，星期四 ODinAOUT2LSB4LSBabc圖8.1.11 DAC的微分線性誤差 下圖中，a、b兩點的微分線性誤差為: 第21頁，共40頁，2022年，5月20日，6點47分，星期四g) 微分線性誤差溫度系數(shù) 單位溫度變化所引起的DAC微分線性誤差的變化量稱為微分線性誤差溫度系數(shù)。 該參數(shù)可用于估算在工作溫度范圍內(nèi)，DAC能否保持單調(diào)性。 h) 單調(diào)性 DAC的單調(diào)性是指當(dāng)輸入數(shù)據(jù)單調(diào)增加時，輸出電壓或電流增加或不變。 第22頁，共40頁，2022年，5月20日，6點47分，星期四 若輸入數(shù)據(jù)單調(diào)增加1LSB時，輸出電壓

9、或電流反而減小，則該DAC的特性具有非單調(diào)性。DAC的非單調(diào)性是由于各位誤差的累積超過了1LSB造成的 。之間或如果各點的線性誤差均介于 微分線性誤差介于 之間，則DAC的輸出具有單調(diào)性。 第23頁，共40頁，2022年，5月20日，6點47分，星期四例: b、c兩點的微分線性誤差為： 不具有單調(diào)性。 ODinAOUT2LSB4LSBbc圖8.1.11 DAC的微分線性誤差a第24頁，共40頁，2022年，5月20日，6點47分，星期四3、DAC的其它主要參數(shù) 分辨率DAC的FSR被2n分割所對應(yīng)的模擬值。 注意：在自動控制系統(tǒng)中使用的DAC必須具有單調(diào)性，否則可能使系統(tǒng)在DAC的非單調(diào)區(qū)間內(nèi)

10、來回擺動，形成振蕩，不能穩(wěn)定工作。 第25頁，共40頁，2022年，5月20日，6點47分，星期四解：分辨率為8位，也可表示為 例8.1.2 一個滿量程電壓為10V的8位DAC，其分辨率是多少？ 穩(wěn)定時間ts輸入數(shù)據(jù)變化時，輸出模擬量變化到新值規(guī)定誤差（LSB/2）范圍的時間。LSB/2第26頁，共40頁，2022年，5月20日，6點47分，星期四（3） 動態(tài)誤差（突跳）DAC輸出端兩個穩(wěn)態(tài)值過渡期間出現(xiàn)的較大幅度窄脈沖，稱為突跳（錯誤輸出）。DinVout突跳原因：內(nèi)部模擬開關(guān)切換時間不同步。消除突跳：在DAC輸出與負(fù)載間插入S/H（將降低系統(tǒng)速度）。DACS/HoutRL第27頁，共40頁

11、，2022年，5月20日，6點47分，星期四四、典型DAC芯片介紹8位并行CMOS DAC。功耗低（約20mW）、非線性誤差?。?/8LSB）；數(shù)據(jù)鎖存器。當(dāng)CS=WR=0時，輸入數(shù)據(jù)寫入鎖存器；電源VDD=+5V+15V。模擬輸出Vo=010V。 第28頁，共40頁，2022年，5月20日，6點47分，星期四 DAC的應(yīng)用知識一、DAC芯片的選擇原則：綜合考慮性能、成本、供貨周期三個因素。1、給定分辨率確定DAC位數(shù)設(shè)DAC的滿量程范圍為FSR，位數(shù)為n，則其分辨率為FSR/2n。標(biāo)稱位數(shù)8、10、12、16等第29頁，共40頁，2022年，5月20日，6點47分，星期四例：某DAC的FSR

12、=10V，要求分辨率不低于10mV，試確定其位數(shù)。（理論分辨率實際分辨率）解：可選10位2、DAC接口特性的選擇輸入接口：數(shù)字量與邏輯電平匹配情況、編碼制式、輸入方式（串/并）等。輸出接口：輸出是電壓（電流）；單（雙）極性；參考電壓VR取自內(nèi)（外）部等。第30頁，共40頁，2022年，5月20日，6點47分，星期四3、DAC轉(zhuǎn)換速度的選擇根據(jù)具體應(yīng)用系統(tǒng)要求確定合適的轉(zhuǎn)換速度選擇（滿足指標(biāo)要求即可）。二、DAC的調(diào)整單極性DAC雙極性DAC輸出電壓0FS VR(1-2-n)FSR/2FSR/2調(diào)整方法先調(diào)零點再調(diào)增益輸入全0時，調(diào)整Vo=0。輸入全0時，調(diào)整Vo=FSR/2 ；輸入全1時，調(diào)整

13、Vo=FS。輸入全1時，調(diào)整Vo=FSR/2 。第31頁，共40頁，2022年，5月20日，6點47分，星期四注意：具體芯片調(diào)整電路參考相關(guān)資料！圖(a)：輸入全0并調(diào)W1，使Vo=5.0000V；再輸入全1，調(diào)W2，使Vo= 4.9976V。圖(b)：電路調(diào)整方法基本相同。 第32頁，共40頁，2022年，5月20日，6點47分，星期四三、DAC的功能擴展1、單極性DAC擴展為雙極性電壓輸出輸入全0Vo=0輸入全1Vo=VR(1-2-n)Dn-1=1，其余全0Vo=VR/2單極性工作若使中間電壓為零，即得雙極性輸出電壓。第33頁，共40頁，2022年，5月20日，6點47分，星期四雙極性輸出

14、II=VR/2R抵消中間值電流單極性tVo0-VR /2雙極性Vot0VR/2Dn-1=1轉(zhuǎn)換前后對比第34頁，共40頁，2022年，5月20日，6點47分，星期四 AD7524在輸入偏移二進(jìn)制碼時的雙極性工作原理圖如下。第35頁，共40頁，2022年，5月20日，6點47分，星期四2、DAC與微處理器的接口方法當(dāng)DAC位數(shù)大于CPU數(shù)據(jù)總線寬度的接口方法。例如：8位CPU與12位DAC接口。兩次送數(shù)一次轉(zhuǎn)換第36頁，共40頁，2022年，5月20日，6點47分，星期四8位CPU與12位有內(nèi)緩沖DAC接口第一次送低8位；第二次送高4位同時完成12位數(shù)據(jù)轉(zhuǎn)換。優(yōu)點：經(jīng)濟；不足：轉(zhuǎn)換速率降低。第37頁，共40頁，2022年，5月20日，6點47分，星期四 幾種DAC的應(yīng)用電路一、程控增益放大器即用輸入改變電阻網(wǎng)絡(luò)阻值(Rf)。第38頁，共40頁，2022年，5月20日，6點47分，星期四二、程控信號源原理：按時間順序?qū)⑺鎯Σㄐ蔚姆戎禂?shù)據(jù)送入DAC中，即可得模擬波形輸出。MCU中單周波形數(shù)據(jù)