集成電路引言_第1頁
集成電路引言_第2頁
集成電路引言_第3頁
集成電路引言_第4頁
集成電路引言_第5頁
已閱讀5頁,還剩8頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、集成電路引言第1頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四“十五”規(guī)劃前后國內(nèi)的現(xiàn)狀2000年前:有計(jì)劃實(shí)施經(jīng)濟(jì)原因國外技術(shù)的封鎖2000年后:十五重點(diǎn)發(fā)展領(lǐng)域之一 -(國務(wù)院18號文件)經(jīng)濟(jì)的發(fā)展和政府的支持外國公司的進(jìn)駐與技術(shù)的支撐第2頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四二、集成電路的分類規(guī)模、集成度和工藝線寬規(guī)模SSIMSILSIVLSIULSI集成度(每片晶體管數(shù)) 幾十?dāng)?shù)百成千上萬幾十萬幾百上千萬幾千萬工藝線寬(m)5-10(10)1-5(2)0.5-1(0.8)0.1-0.5(0.25) 0.1(0.09)第3頁,共13頁,2022年,5月20日,

2、1點(diǎn)36分,星期四設(shè)計(jì)方法論手工設(shè)計(jì)(20世紀(jì)50-60年代)SSI;直接手工制版圖計(jì)算機(jī)輔助設(shè)計(jì)CAD (20世紀(jì)70-80年代)MSI 和LSI;電路圖到版圖設(shè)計(jì)電子設(shè)計(jì)自動(dòng)化EDA (20世紀(jì)90年代-)LSI 和VLSI;行為描述語言HDL到版圖設(shè)計(jì)正在研制面向VDSM + System-On-a-Chip的新一代CAD系統(tǒng)VLSI 和ULSI、面向SOC;軟硬件協(xié)同設(shè)計(jì)soc第4頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四IC分類標(biāo)準(zhǔn)IC (通用IC)通用、中小規(guī)模、簡單數(shù)字邏輯門半定制IC工藝半定:邏輯單元固定,連線掩膜待定可編程控制器:硬件固定,軟件編程確定邏輯關(guān)系專

3、用IC (ASIC)專用邏輯單元專用功能軟、硬件集成于同一芯片第5頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四三、VLSI和ULSI設(shè)計(jì)流程系統(tǒng)設(shè)計(jì)功能設(shè)計(jì)與仿真邏輯設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真版圖設(shè)計(jì)與仿真制造、測試和封裝第6頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四教材:超大規(guī)模集成電路設(shè)計(jì)方法學(xué)導(dǎo)論楊之廉 申明 編著:清華大學(xué)出版社 1999 第二版CMOS集成電路設(shè)計(jì)陳貴燦等 編著:西安交通大學(xué)出版社 1999 電子系統(tǒng)集成設(shè)計(jì)技術(shù)李玉山 等 編著:電子工業(yè)出版社 2002第7頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四參考書:VHDL實(shí)用教材李廣軍

4、等 編著 電子科技大學(xué)出版社 2000OrCAD 9.0 簡明教材王輔春 編著TANNER Cadence EDA設(shè)計(jì)平臺軟件Synopsys EDA設(shè)計(jì)平臺軟件第8頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四本課程內(nèi)容:第一章 設(shè)計(jì)過程概述集成電路(IC)的發(fā)展IC的分類、制造工藝IC設(shè)計(jì)的要求設(shè)計(jì)方法及其特點(diǎn)典型的設(shè)計(jì)流程自頂向下由底向上集成電路設(shè)計(jì)方法和工具的變革設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)框架EDA設(shè)計(jì)工具第9頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四第二章 各種設(shè)計(jì)方法 全定制設(shè)計(jì)方法 半定制設(shè)計(jì)方法 有通道門陣列法 門海法 定制設(shè)計(jì)方法 標(biāo)準(zhǔn)單元法 通用單元法可編程邏輯

5、器件設(shè)計(jì)方法 邏輯單元陣列設(shè)計(jì)方法 第10頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四第三章 硬件描述語言 VHDL第四章 邏輯綜合邏輯綜合的作用邏輯函數(shù)與多維體表示邏輯多維空間的基本運(yùn)算 組合邏輯的綜合 第五章 邏輯模擬邏輯模擬的作用 邏輯模型邏輯信號值、邏輯求值、基本邏輯元件、信號延遲邏輯模擬算法 EDA設(shè)計(jì)平臺FPGA芯片設(shè)計(jì)第11頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四第六章 SPICE中的器件模型二極管模型、三極管模型結(jié)型場效應(yīng)晶體管模型MOS管模型BSIM短溝道MOS管模型器件模型參數(shù)提取第七章 電路模擬電路分析的作用 SPICE的功能、結(jié)構(gòu)和流程建立電路方程求解方法 線性電路的直流分析 非線性電路的直流分析 交流分析 、瞬態(tài)分析 、收斂問題OrCADSpice 軟件第12頁,共13頁,2022年,5月20日,1點(diǎn)36分,星期四第八章 器件模擬 器件模擬的作用 一維器件模擬 二維器件模擬 第九章工藝模擬 工藝模擬的作用 工藝模擬的求解方法 工藝模擬程序中的工藝模型

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論