16位嵌入式微控制器(A8096)的設(shè)計(jì)與實(shí)現(xiàn)_第1頁
16位嵌入式微控制器(A8096)的設(shè)計(jì)與實(shí)現(xiàn)_第2頁
16位嵌入式微控制器(A8096)的設(shè)計(jì)與實(shí)現(xiàn)_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、【W(wǎng)ord版本下載可任意編輯】 位嵌入式微控制器(A8096)的設(shè)計(jì)與實(shí)現(xiàn) 需要說明:codefetche為取操作碼信號(hào),datafetche為取操作數(shù)信號(hào)。在指令一個(gè)周期時(shí)若有中斷請(qǐng)求,則插入LCALL指令開展中斷處理,讀取下一條指令。其流程如圖5所示。 2.4 指令譯碼過程 在MCU設(shè)計(jì)過程中,首先完成對(duì)各條指令的指令分析工作,確定每個(gè)周期該做的動(dòng)作,然后各部件依據(jù)指令分析表開展相關(guān)的指令譯碼(RAM控制器只譯RAM要做的動(dòng)作,ALU只譯ALU要做的動(dòng)作)。過程描述如下:在預(yù)取操作碼時(shí),CU單元對(duì)操作碼開展譯碼確定指令的字節(jié)長(zhǎng)度(nr_bytes)和指令周期數(shù)(nr_cycles)。然后C

2、U依據(jù)指令字節(jié)長(zhǎng)度(nr_bytes)取操作數(shù),其他部件依據(jù)指令和當(dāng)前指令周期(curcycle)執(zhí)行相應(yīng)的指令操作。表1為加法指令分析表,下面以加法指令的譯碼過程來說明整個(gè)譯碼流程: 1)加法指令 ADD OPl OP2(將OPl+0P2結(jié)果寫入OPl中);其目標(biāo)碼格式為:ADD OP2 OPl,其中OPl和OP2均為操作數(shù)地址。 2)0周期 實(shí)際指上一條指令的一個(gè)時(shí)鐘周期,此周期codefetche取指信號(hào)有效,IPU單元將指令送入CU單元確定了指令周期和指令長(zhǎng)度。 3)l周期 取操作數(shù)信號(hào)datafetche有效,op2(地址)進(jìn)來,被送入RAM地址線,發(fā)讀信號(hào)(從RAM存放器陣列取操作

3、數(shù)2)。 4)2周期 操作數(shù)2被取入,并存入ALU中的a存放器;此周期取操作數(shù)信號(hào)datafetche有效,opl(地址)進(jìn)來,被送入RAM地址線,發(fā)讀信號(hào)。 5)3周期 操作數(shù)l被取入,并存入ALU中的b存放器;加法器立刻開展a+b運(yùn)算。 *周期 將加法結(jié)果放到RAM數(shù)據(jù)線上,地址線=opl,發(fā)寫信號(hào)。將加法結(jié)果寫回到opl中,并依據(jù)結(jié)果對(duì)PSW開展處理。 7)5周期 無動(dòng)作,用于寫回操作的過程。 3 驗(yàn)證結(jié)果 3.1 仿真驗(yàn)證 芯片的功能與構(gòu)造設(shè)計(jì),只是設(shè)計(jì)流程的一部分,為保證終設(shè)計(jì)成功,必須對(duì)其全面仿真與功能驗(yàn)證。對(duì)MCU的測(cè)試方法如下:1)功能模塊的單元測(cè)試,驗(yàn)證模塊的功能正確性,包括

4、接口時(shí)序等。2)系統(tǒng)集成測(cè)試,首先編寫簡(jiǎn)單的機(jī)器碼測(cè)試向量開展初步調(diào)試:然后使用編譯器寫匯編程序,編譯成二進(jìn)制機(jī)器碼開展程序功能測(cè)試。在集成測(cè)試中,編寫匯編測(cè)試程序,用編譯器編譯成機(jī)器碼,在Cadenee NC下運(yùn)行這些測(cè)試程序開展仿真測(cè)試。對(duì)每條指令均測(cè)試了其各種尋址方式,且測(cè)試程序自動(dòng)向DEBUG存放器寫測(cè)試結(jié)果,以方便調(diào)試。經(jīng)過復(fù)雜的測(cè)試和不斷修正,驗(yàn)證結(jié)果顯示MCU指令執(zhí)行的正確性。 3.2FPGA驗(yàn)證 使用的FPGA器件是Stratix型號(hào)為EP1S40F780C7。綜合結(jié)果顯示:A8096使用3 565個(gè)LE(LogICElement)。時(shí)序分析結(jié)果:A8096可以運(yùn)行在49.93 MHz的時(shí)鐘頻率下。A8096占用FPGA資源分布情況如圖6所示。 4 結(jié)論 本設(shè)計(jì)中,采用RISC技術(shù)中的硬布線控制邏輯,有利于減少M(fèi)CU面積、降低功耗以及提高M(jìn)CU執(zhí)行效率,F(xiàn)PGA實(shí)現(xiàn)說明其只占用了3 565個(gè)LE單元,工作時(shí)鐘可達(dá)50 MHz。同時(shí)該MCU具有很強(qiáng)的擴(kuò)展性與實(shí)用性,應(yīng)用領(lǐng)域廣泛

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論