習(xí)題1門(mén)電路組合邏輯電路

1、第20章習(xí)題門(mén)電路和組合邏輯電路S10101B為實(shí)現(xiàn)圖邏輯表達(dá)式的功能，請(qǐng)將TTL電路節(jié)余輸入端C進(jìn)行辦理（只需一種辦理方法）應(yīng)接，2的C端應(yīng)接，Y解：接地、懸空S10203G在F=AB+CD的真值表中，F(xiàn)=1的狀態(tài)有()。A.2個(gè)B.4個(gè)C.3個(gè)D.7個(gè)解：DS10203N某與非門(mén)有A、B、C三個(gè)輸入變量，當(dāng)B=1時(shí)，其輸出為()。A.0B.1C.D.AC解：CS10204B在數(shù)字電路中，晶體管的工作狀態(tài)為()。A.飽和B.放大C.飽和或放大D.飽和或截止解：DS10204I1&A邏輯電路以下列圖，其邏輯函數(shù)式為()。A.B.1C.D.B解：C&S10204N已知F=AB+CD，選出以下可以

2、必定使F=0的情況()。A.A=0，BC=1B.B=C=1C.C=1，D=0D.AB=0，CD=0解：DS10110B三態(tài)門(mén)電路的三種可能的輸出狀態(tài)是，。解：邏輯1、邏輯0、高阻態(tài)S10214B邏輯圖和輸入A，B的波形以下列圖，解析當(dāng)輸出F為“1”的時(shí)刻應(yīng)是()。t1t2t3解：AY1的C端1YS10211I圖示邏輯電路的邏輯式為()。A.B.C.解：BS10212I邏輯電路以下列圖，其功能相當(dāng)于一個(gè)()。門(mén)B.與非門(mén)異或門(mén)解：CS10216B圖示邏輯電路的邏輯式為()。A+BB.C.AB+解：CS10217B邏輯圖如圖（a）所示，輸入A、B的波形如圖（b），試解析在t1剎時(shí)輸出F為()?！?

3、”“0”不定解：BS10218B圖示邏輯符號(hào)的邏輯狀態(tài)表為()。A.B.C.ABFABFABF00000000101001101110010110111111111解：B0S10219BA的波形以下列圖，輸出F的波形為()。邏輯圖和輸入解：（b）S10220B圖示邏輯符號(hào)的狀態(tài)表為()。A.B.C.ABFABFABF00000000101001101110010110111111111解：C0S10221B邏輯圖和輸入A，B的波形以下列圖，解析當(dāng)輸出F為“1”的時(shí)刻，應(yīng)是()。t1t2t3解：AS10225B邏輯門(mén)電路的邏輯符號(hào)以下列圖，能實(shí)現(xiàn)FAB邏輯功能的是()。解：（a）S10214I邏

4、輯圖和輸入A，B的波形以下列圖，解析當(dāng)輸出F為的時(shí)刻應(yīng)是()。t1t2t3解：CS10217I圖示邏輯電路的邏輯式為()。A.B.C.解：AS10221I邏輯圖和輸入，B的波形以下列圖，解析當(dāng)輸出F為“0”的時(shí)刻應(yīng)是()。A.tAB.t21C.t3解：CS10222I邏輯圖和輸入A，B的波形以下列圖，解析當(dāng)輸出F為“0”的時(shí)刻應(yīng)是()。A.t1B.t2C.t3解：BS10226B三態(tài)輸出“與非”門(mén)電路的輸出比正常的“與非”門(mén)電路多一個(gè)狀態(tài)是()。高電平低電平高阻解：CS10229B邏輯圖和輸入，B的波形以下列圖，解析當(dāng)輸出F為“1”的時(shí)刻應(yīng)是()。t1AA.B.t2C.t3解：CS10209B

5、邏輯符號(hào)以下列圖，其中表示“與非”門(mén)的是()。解：（d）S10210B“異或”門(mén)的邏輯式為()。FAB+ABF+ABF解：CS10223I圖示邏輯電路的邏輯式為()。A.B.C.解：AS10401I已知各邏輯門(mén)輸入A、B和輸出F的波形以以下列圖所示，要求寫(xiě)出F的邏輯表達(dá)式，并畫(huà)出邏輯電路。解S10503B寫(xiě)出以下列圖電路的輸出函數(shù)Y的表達(dá)式，并解析邏輯功能。解：邏輯函數(shù)Y的表達(dá)式列出真值表：ABCYABCY00011000001010100100110001101111由真值表可知，當(dāng)A、B、C三個(gè)變量的取值一致時(shí)，Y=1，否則Y=0。即該電路擁有“判一致”的邏輯功能。S10504B證明圖（a

6、）、（b）兩電路擁有相同的邏輯功能。解：圖（a）邏輯函數(shù)Y的表達(dá)式圖（b）邏輯函數(shù)Y的表達(dá)式可見(jiàn)，兩電路擁有“異或”的邏輯功能。S10505G為提高報(bào)警信號(hào)的可靠性，在有關(guān)部位部署了3個(gè)同種類(lèi)的危險(xiǎn)報(bào)警器，只有當(dāng)3個(gè)危險(xiǎn)報(bào)警器中至稀有兩個(gè)指示危險(xiǎn)時(shí)，才實(shí)現(xiàn)關(guān)機(jī)操作。試畫(huà)出擁有該功能的邏輯電路。解：在緊迫情況下，報(bào)警信號(hào)、為高電平1，且當(dāng)輸出狀態(tài)F為高電平1時(shí)，設(shè)備應(yīng)關(guān)機(jī)。其ABCCBAL真值表以下：由真值表可寫(xiě)出“與或”表達(dá)式：00000010化簡(jiǎn)為：0100邏輯圖，以以下列圖所示。01111000也許：用與非門(mén)10111101=其邏輯電路略。1111S10504N某設(shè)備有開(kāi)關(guān)A、B、C，要求

7、：只有開(kāi)關(guān)A接通的條件下，開(kāi)關(guān)B才能接通；開(kāi)關(guān)C只有在開(kāi)關(guān)B接通的條件下才能接通。違反這一規(guī)程，則發(fā)出報(bào)警信號(hào)。設(shè)計(jì)一個(gè)由“與非門(mén)”組成的能實(shí)現(xiàn)這一功能的報(bào)警控制電路。解：由題意可知，該報(bào)警電路的輸入變量是三個(gè)開(kāi)關(guān)A、B、C的狀態(tài)，設(shè)開(kāi)關(guān)接通用1表示，開(kāi)關(guān)斷開(kāi)用0表示；設(shè)該電路的輸出報(bào)警信號(hào)為，為1表示報(bào)警，F(xiàn)為0表示不報(bào)警?？闪谐稣嬷当恚篎F依照真值表做出卡諾圖以以下列圖（a）所示。利用卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)，獲取最簡(jiǎn)邏輯表達(dá)式：依照邏輯表達(dá)式畫(huà)出邏輯圖，就獲取題目所要求的控制電路如圖（b）所示。ABCF00000011010101111000101111001110S10405G可否將“

8、與非門(mén)”、“或非門(mén)”、“異或門(mén)”當(dāng)作“反相器”使用若是可以，其輸入端應(yīng)如何辦理并畫(huà)出電路圖。解：如右圖所示。S11101I組合邏輯電路的設(shè)計(jì)步驟為：（1）；（2）；（3）簡(jiǎn)化和變換邏輯表達(dá)式，從而畫(huà)出邏輯圖。解：由電路的功能要求，列出真值表；（2）由真值表寫(xiě)出邏輯表達(dá)式；S11102B解析組合邏輯電路的步驟為：（1）；（2）；（3）；4）依照真值表和邏輯表達(dá)對(duì)邏輯電路進(jìn)行解析，最后確定其功能。解：由邏輯圖寫(xiě)出個(gè)輸出端邏輯表達(dá)式、化簡(jiǎn)和變換各邏輯表達(dá)式、列出真值表S11102I以下列圖邏輯圖，邏輯表達(dá)式=；=。解：；S11201I以下列圖邏輯電路其邏輯表達(dá)式為()。A.B.C.D.解：DS112

9、02B組合邏輯電路任何時(shí)刻的輸出信號(hào)與該時(shí)刻的輸入信號(hào)()A.沒(méi)關(guān)，沒(méi)關(guān)B.沒(méi)關(guān)，有關(guān)C.有關(guān)，沒(méi)關(guān)D.有關(guān)，有關(guān)，與電路原來(lái)所處的狀態(tài)()。解：CS11202I半加器的本位和輸出端的邏輯關(guān)系是A.與非C.與或非()。B.或非D.異或解：DS11203G已知選出以下可以必定使的情況是()。A.B.C.D.E.解：DS11203N圖示為一簡(jiǎn)單的編碼器，其中E、F、G是一般信號(hào)，A、B是輸出量，為二進(jìn)制代碼變量。今令A(yù)B=10，則輸入的信號(hào)為1的是()。A.EB.FG解：BS11301B編碼器，譯碼器，數(shù)據(jù)選擇器都屬于組合邏輯電路。()解：S11301N全加器的輸出不但取決于輸入，同時(shí)還取決于相鄰

10、低位的進(jìn)位，因此說(shuō)全加器屬于時(shí)序邏輯電路。()解：S11302B用二進(jìn)制代碼表示某一信息稱(chēng)為編碼。反之把二進(jìn)制代碼所表示的信息翻譯出來(lái)稱(chēng)為譯碼。()解：S11302G在以下電路中，試問(wèn)哪些電路能實(shí)現(xiàn)的邏輯關(guān)系解：、B.、C.S11102G一個(gè)三變量排隊(duì)電路，在同一時(shí)刻只有一個(gè)變量輸出，若同時(shí)有兩個(gè)或兩個(gè)以上變量為1時(shí)，則按A、B、C的優(yōu)先序次經(jīng)過(guò)，若FA1表示則表示變量A、B、C經(jīng)過(guò)的表達(dá)式：FA，F(xiàn)B=解：A、A經(jīng)過(guò)，F(xiàn)B、FC為1表示B、C經(jīng)過(guò)，F(xiàn)A、FB、FC為0時(shí)表示其不經(jīng)過(guò)，F(xiàn)C。S11213B半加器邏輯符號(hào)以下列圖，當(dāng)A“0”，B“0”時(shí)，C和S分別為()。、解：CS11218B半

11、加器的邏輯圖以下，指出它的邏輯式為()。、解：AS11219B全加器邏輯符號(hào)以下列圖，當(dāng)Ai=“1”，Bi=“1”，Ci-1=“1”時(shí)，Ci和Si分別為()。A.Ci=1、i=0SB.Ci=0、Si=1C.Ci=1、S=1i解：CS11207B全加器邏輯符號(hào)以下列圖，當(dāng)Ai=“1”，Bi=“1”，Ci-1=“0”時(shí)，Ci和Si分別為()。A.Ci=0、0B.1、1C.1、0解：CS11206B半加器邏輯符號(hào)以下列圖，當(dāng)A.C=0、S=0C.C=1、S=0A“1”，BB.C=0、S“1”時(shí)，C和=1S分別為()。解：CS11403B設(shè)計(jì)一個(gè)半加器電路（要求：列出真值表，寫(xiě)出邏輯式，畫(huà)出邏輯電路）

12、。解：由半加器看法即只考慮兩個(gè)一位二進(jìn)制數(shù)A和B相加，不考慮低位來(lái)的進(jìn)位數(shù)稱(chēng)半加：列出半加器真值表（a），其中，S為本位和數(shù)，C為向高位送出進(jìn)位數(shù)由真值表可直接得出邏輯式：、由邏輯式可畫(huà)出邏輯電路（b）。S11220B圖示邏輯電路的邏輯式為()。A.B.C.解：CS11213I邏輯電路以下列圖，其邏輯功能相當(dāng)于一個(gè)()。“與”非門(mén)“異或”門(mén)“與或非”門(mén)解：CS11404I寫(xiě)出圖中所示電路的最簡(jiǎn)“與或”表達(dá)式。解：=S11501B寫(xiě)出以下列圖電路的邏輯表達(dá)式，并將其化簡(jiǎn)再用最簡(jiǎn)單的組合電路實(shí)現(xiàn)之。解：最簡(jiǎn)電路以以下列圖所示。S11501G組合邏輯電路設(shè)計(jì)：某產(chǎn)品有A、B、C、D四項(xiàng)質(zhì)量指標(biāo)，A為

13、主要指標(biāo)。檢驗(yàn)合格品時(shí)，每件產(chǎn)品若是有包含主要指標(biāo)A在內(nèi)的三項(xiàng)或三項(xiàng)以上質(zhì)量指標(biāo)合格則為正品，否則即為次品。試設(shè)計(jì)一個(gè)所實(shí)用“與非門(mén)”組成的結(jié)構(gòu)最簡(jiǎn)的正品檢驗(yàn)機(jī)。解：（1）對(duì)于A、B、C、D中任何指標(biāo)，合格時(shí)用1表示，不合格時(shí)用0表示，檢驗(yàn)結(jié)果正品用1表示，次品用0表示，列真值表如（a）。（2）化簡(jiǎn)作卡諾圖（b），得表達(dá)式：（3）邏輯電路如圖（c）。S11502G用“與非門(mén)”設(shè)計(jì)一組合邏輯電路，輸入為四位二進(jìn)制數(shù)，當(dāng)數(shù)時(shí)，輸出，其余情況。解：S11405I有一個(gè)能將兩個(gè)一位二進(jìn)制數(shù)A、B進(jìn)行比較的數(shù)字比較器，其邏輯狀態(tài)列于下表中。試寫(xiě)出各輸出的邏輯式，并畫(huà)出邏輯圖。輸入輸出ABY1(AB)Y1

14、(AB)Y1(AB)解：填寫(xiě)真值表：輸入輸出AB1()1()1()YABYABYAB00001010101010011001寫(xiě)出各輸出的邏輯式：，邏輯圖如右圖所示。S11505B解析以下列圖的邏輯電路，做出真值表，說(shuō)明其邏輯功能。解：該電路為“判奇電路”輸入為奇數(shù)個(gè)“1”，輸出為“1”。（真值表以下所示）ABCDY00000000110010100110010010101001100011111000110010101001011111000110111110111110S11503I試設(shè)計(jì)一個(gè)三變量的“判奇電路”。解：真值表以下所示：ABCY0000001101010110100110101

15、1001111S11503I若是對(duì)鍵盤(pán)上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則最少要（）位二進(jìn)制數(shù)碼。(a)5(b)6(c)7S11503I1、用邏輯代數(shù)的基本公式和常用公式化簡(jiǎn)以下邏輯函數(shù)：解：、證明以下異或運(yùn)算公式。解：、用卡諾圖化簡(jiǎn)以下函數(shù)。解：分別將題中給定的邏輯函數(shù)卡諾圖畫(huà)出以下列圖，并化簡(jiǎn)寫(xiě)出最簡(jiǎn)與或表達(dá)式。4、編碼器的邏輯功能是()。把某種二進(jìn)制代碼變換成某種輸出狀態(tài)將某種狀態(tài)變換成相應(yīng)的二進(jìn)制代碼把二進(jìn)制數(shù)變換成十進(jìn)制數(shù)5、譯碼器的邏輯功能是()。把某種二進(jìn)制代碼變換成某種輸出狀態(tài)把某種狀態(tài)變換成相應(yīng)的二進(jìn)制代碼把十進(jìn)制數(shù)變換成二進(jìn)制數(shù)十二、共8分兩個(gè)輸入端的與門(mén)、或門(mén)和與非門(mén)的輸入波

16、形以下列圖，試畫(huà)出其輸出信號(hào)的波形。AB(a)F1F2F3(b)解：設(shè)與門(mén)的輸出為F1，或門(mén)的輸出為F2，與非門(mén)的輸出為F3，依照邏輯關(guān)系其輸出波形以下列圖。20-0005、若各門(mén)電路的輸入均為A和B，且A=0，B=1；則與非門(mén)的輸出為_(kāi),或非門(mén)的輸出為_(kāi),同或門(mén)的輸出為_(kāi)。20-0006、邏輯代數(shù)中有3種基本運(yùn)算：、和。A.或非，與或，與或非B.與非，或非，與或非C.與非，或，與或D.與，或，非20-0007、邏輯函數(shù)有四種表示方法，它們分別是（）、（）、（）和（）。答案1真值表、邏輯圖、邏輯表達(dá)式、卡諾圖；20-0008、將2004個(gè)“1”異或起來(lái)獲取的結(jié)果是（）。20-0009、是8421BCD碼的是（）。A、1010B、0101C、1100D、11012）、和邏輯式AABC相等的是（）。A、ABCB、1+BCC、AD、ABC3）、