數(shù)字電子技術(shù)基礎(chǔ)教案

1、第章邏輯代數(shù)基礎(chǔ) 0 和 1 數(shù)字編碼來表示和傳輸信息的系數(shù)字電子技術(shù)基礎(chǔ)，是電子信息類各專業(yè)的主要技術(shù)基礎(chǔ)課。1、1概述連續(xù)變化的物理量；數(shù)字量：時間上和幅值上都不連續(xù)變化的物理量（工廠中生產(chǎn)數(shù)字信號、數(shù)字電路。數(shù)字電路中的數(shù)字信號采用 0、1 bit、拍）0、1 表示方法：電位型：電位高低（不歸零型數(shù)字信號）脈沖型：有無脈沖（歸零型數(shù)字信號）二、數(shù)制及其轉(zhuǎn)換由 0、1 數(shù)值引入二進(jìn)制及其相關(guān)問題。十二進(jìn)制（打）等。特點：基數(shù)：數(shù)制中所用數(shù)碼的個數(shù)；位權(quán)。1 十進(jìn)制數(shù)基數(shù)：10位權(quán)：10nn1表達(dá)式：(N) （P2 式 1-1）= a （1-1）i10iim推廣到任意進(jìn)制 R：基數(shù)：R位權(quán)：

2、Rnn1表達(dá)式：(N) （P2 式 1-2）= a R（1-2）iRiim2 二進(jìn)制數(shù)n1表達(dá)式：(N) （P3 式 1-3）= a 2（1-3）i2iim位權(quán)：以 K為單位；按二進(jìn)制思維（如 1000 ） =20-16對應(yīng)的二進(jìn)制數(shù)特點：信息密度低，引入八、十六進(jìn)制。3 八進(jìn)制、十六進(jìn)制八進(jìn)制： 基數(shù)：8（0-7）位權(quán)：8nn1表達(dá)式：(N) = a 8（ 1-4）i8iim十六進(jìn)制： 基數(shù)：16（0-9，C，E，）位權(quán)：16nn1表達(dá)式：(N) = a iiim特點：和二進(jìn)制有簡單對應(yīng)關(guān)系；信息密度高，便于書寫。4 不同進(jìn)制數(shù)的轉(zhuǎn)換 R十：按位權(quán)展開，再按十進(jìn)制運算規(guī)則運算。例 1-1、1

3、-2、1-3（P4） 十R R R 結(jié)果合并： R=2 進(jìn)制之間的轉(zhuǎn)換k二八：3 位1 位，二十六：4 位1 位，八十六：以二進(jìn)制為過度，5 進(jìn)制的另一種表示方法：（inary）二；D(ecimal)-十；H(exadecimal)-十六；八三、二十進(jìn)制代碼（BCD 代碼）引入：在計算機(jī)和數(shù)字電路中，會遇到大量十進(jìn)制與二進(jìn)制的轉(zhuǎn)換問題。這項工作必需設(shè)法讓機(jī)器去做，為了能使機(jī)器識別十1 代碼：用數(shù)碼作為某一特定信息的代號。例如：車次、學(xué)號、門牌號、郵編等；2 二進(jìn)制代碼：用二進(jìn)制數(shù)碼01 作代碼。注意區(qū)分二進(jìn)制數(shù)及數(shù)碼；3 BCD代碼：用二進(jìn)制碼表示十進(jìn)制數(shù)。表示方法： 3 有權(quán)： 每位二進(jìn)制碼

4、有確定的位權(quán)值；可用位權(quán)展開得到對應(yīng)的十進(jìn)制數(shù)；特點： 無權(quán)：每位二進(jìn)制碼無確定的位權(quán)值；不可用位權(quán)展開得到對應(yīng)的十進(jìn)制數(shù)；特點：余、循環(huán)碼、移存碼。 用BCD代碼表示十進(jìn)制數(shù)：P8 例；體會其意義。四、算術(shù)運算與邏輯運算1二進(jìn)制數(shù)的算術(shù)運算：加、減、乘、除運算舉例。2.二進(jìn)制0、1 表示兩種不同的狀態(tài)，如：電位的高低、脈沖的有無、開關(guān)的通斷，即邏輯狀態(tài)，可以根據(jù)邏輯關(guān)系進(jìn)行邏輯運算，是數(shù)字邏輯電路的重要部分，在下一章介紹。五、數(shù)字電路1數(shù)字電路：對數(shù)字信號進(jìn)行算術(shù)運算和邏輯運算的電路。2特點： 簡單：只有0、1；集成化：SSIC、LSIC、VLSIC3數(shù)字邏輯電路設(shè)計方法隨著邏輯器件的發(fā)展劃

5、分成三大類：兼有二者優(yōu)點的專用集成電路設(shè)計（8章簡單介紹，將在后續(xù)課程中學(xué)1.2、邏輯代數(shù)中的三種基本運算一、 基本邏輯在二值邏輯中，最基本的邏輯關(guān)系有：與、或、非三種。1 實例、因果關(guān)系、狀態(tài)表2 邏輯代數(shù)描述：真值表： 狀態(tài)表真值表：引入輸入、輸出變量因、果；0、1狀態(tài)（真值表：輸入變量的各種可能值和相應(yīng)的輸出變量值排列而成的表格）表達(dá)式：引入三種運算符，邏輯符號3 邏輯門：實現(xiàn)基本邏輯關(guān)系的基本單元電路。二、 （基本）邏輯運算1.三種基本邏輯運算：邏輯加、邏輯乘、邏輯非：表達(dá)式運算規(guī)則（P14）2.復(fù)合邏輯運算：復(fù)合：基本邏輯的組合常見復(fù)合邏輯運算：同或、異或（真值表、表達(dá)式、運算規(guī)則、

6、關(guān)系、3 真值表與邏輯函數(shù)（邏輯函數(shù)建立）步驟：列寫真值表：輸入、輸出及其對應(yīng)關(guān)系寫表達(dá)式 與或、或與、思考題：多個開關(guān)控制的燈。1.3、邏輯代數(shù)的基本公式和常用公式1 代入規(guī)則：定義、證明、應(yīng)用2 反演規(guī)則：反演：從原函數(shù)求反函數(shù)的過程。F規(guī)則：三個變換：運算符、變量、常量。應(yīng)用及注意：運算順序不變，長非號不變。3 對偶規(guī)則 對偶式 FF(兩個變換)對偶規(guī)則:F=G F G舉例（分配律）及注意意義1.4、基本定理1公式、證明、意義、對偶式2應(yīng)用：簡化1.5、邏輯函數(shù)及其表示方法1. 邏輯函數(shù)的標(biāo)準(zhǔn)形式邏輯函數(shù)表達(dá)式的不唯一：例如 P25 兩種與或表示。2.最小項、最大項：三變量最小項、最大項

7、（表達(dá)式、真值表）定義性質(zhì) 取值為 1、0 的機(jī)會；對應(yīng)一組變量任意兩個最小項之積=0、最大項之和=1；對應(yīng)一組變量全體最小項之和=1、最大項之積=0。編號：最小項、最大項關(guān)系：互補(bǔ)邏輯函數(shù)最小項、最大項表達(dá)式：形式：真值表卡諾圖兩種表達(dá)式關(guān)系；1.6、邏輯函數(shù)的公式化簡法簡化意義：電路簡單；表達(dá)式形式：F “與或式”“或與式” (A B)(BC) AB“與非與非式” ABBC BC“或非或非式”“與或非”以“與或式”為基礎(chǔ)；簡化方法：公式法、圖解法等。1合并項法：AB AB A2吸收法：A A， 3消去法：A AB4配項法：A A1， 2-115綜合：6或與：對偶規(guī)則，7總結(jié)：熟練公式、掌握

8、技巧、結(jié)果不唯一、是否最簡不易掌握。1.7、邏輯函數(shù)的卡諾圖化簡法1.卡諾圖循環(huán)碼排列：F m真值表結(jié)構(gòu)：2 個最小項按0 2 順序排列。nn1邏輯相鄰及合并意義，如： m循環(huán)碼排列：定義：按循環(huán)碼排列的真值表，又叫真值圖。二五變量卡諾圖：及相鄰項的尋找2.邏輯函數(shù)的卡諾圖表示由函數(shù)真值表和表達(dá)式可以直接畫出邏輯函數(shù)的卡諾圖。一個最小項卡諾圖中的一個方格，將函數(shù)的取值填入對應(yīng)的方格中（1格、0表達(dá)式：最小項表達(dá)式：非標(biāo)準(zhǔn)表達(dá)式： 變成最小項表達(dá)式：直接觀察法：利用卡諾圖合并最小項的規(guī)律2、4、8個相鄰項的合并；總結(jié)：2 個相鄰項合并，可以消去n個變量。5變量卡諾圖n3.利用卡諾圖化簡邏輯函數(shù)（

9、1）化簡原則： 圈少、圈大；重復(fù)使用多余圈（2）化簡步驟： 畫出卡諾圖；保證圈最少；合并最小項，寫出最簡式。（3）舉例：（4）最簡或-與式 F(a,b,c,d,e) 1.8、具有無關(guān)項的邏輯函數(shù)及其化簡任意項的使用 任意項（無關(guān)項、約束項）定義：邏輯函數(shù)中，變量取項，如 8421BCD 碼中的 10101111 所對應(yīng)的六個最小項；在另外一些邏輯函數(shù)中，變量取值的某些組合所對應(yīng)的最小項可以是 1，也可以是 0，這些最小項稱為任意項。約束項和任意項統(tǒng)稱為無關(guān)項。表示： 真值表、圖，用“ ”或“ ”表示；表達(dá)式：或等于 0 的條件等式表示d處理：可以為 1，也可以為0，以化簡結(jié)果最簡為原則。第2章

10、 集成邏輯門理解二、三極管和MOS 管的開關(guān)特性，了解集成電路的內(nèi)部結(jié)構(gòu)和工作原理；掌握各種門電路的邏輯功能和電氣特性，即電壓傳輸特性、輸入特性、輸出特性等；了解從工藝結(jié)構(gòu)、輸出結(jié)構(gòu)等方面的分類、CMOS 器件的正確使用方法和各種系列門電路的性能比較。重點是門電路的邏輯功能和電氣特性。難點是根據(jù)各種系列門電路的性能合理選擇器件的類型以及正確使用。2.1概述利用半導(dǎo)體器件的導(dǎo)通和截止、電平的高、低分別表示邏輯1、0,即器件工作在開關(guān)狀態(tài)。2.2 半導(dǎo)體二極管和三極管的開關(guān)特性開關(guān)特性：靜（穩(wěn)）態(tài)和動（瞬）態(tài)特性。一、晶體二極管開關(guān)特性二極管：由PN結(jié)組成，具有單向?qū)щ娦?，可以近似作開關(guān)使用。理想

11、開關(guān)特性1 二極管穩(wěn)態(tài)開關(guān)特性二極管的伏安特性、簡化、理想：特性：V vV導(dǎo)通：VthDI I 0截止：條件（V V，即反向截止。 S2 二極管瞬態(tài)開關(guān)特性理想特性：實際波形：過程及時間總結(jié)： 瞬態(tài)過程即PN結(jié)電容的充放電過程；過程時間反向比正向恢復(fù)時間長，是影響速度的主要原因；提高速度措施：C ; I ; I （結(jié)面積；正向電流BFR電荷消失快）3 二極管開關(guān)應(yīng)用電路常見的有波形的限幅和鉗位電路。限幅電路(削波電路)分類： 串聯(lián)上限、下限、雙向限幅器；并聯(lián)上限、下限、雙向限幅器。鉗位電路二、晶體三極管開關(guān)特性1 三極管穩(wěn)態(tài)開關(guān)特性發(fā)射結(jié)正偏集電結(jié)反偏；V V V V；IOV V V V 0，

12、IOiSBIBS2 三極管瞬態(tài)開關(guān)特性開關(guān)特性，開關(guān)時間；t ,t off3三極管開關(guān)應(yīng)用電路最基本的反向器電路。2.3 最簡單的與、或、非門電路1DTLTTL：2TTL 類型、系列：兩大類型/四大系列2.4.TTL 門電路（與非門）1 電路組成：2 工作原理： V 0.3V V V、T飽和V 0.1V V 0.4VA11CE1B2T 截止T 導(dǎo)通、T 截止Y V 0.70.7 3.6V2 34B3設(shè)T發(fā)射極導(dǎo)通V 4.3V、V 4.4V T 、T 導(dǎo)通V 2.1V1，故此假設(shè)不成立；B1C124B1V 3.6VE1V 2.1V1T倒置；1V 1.4VC1T 、T 飽和T 截止 Y V 0.3

13、V243 邏輯關(guān)系總結(jié)：為與非43 電路特點 ：多發(fā)射極三極管：提高開關(guān)速度、實現(xiàn)與邏輯；推拉輸出：提高帶負(fù)載能力和開關(guān)速度；鉗位二極管：抑止負(fù)脈沖干擾，保護(hù)輸入極。TTL 與非門的主要外部特性、主要參數(shù)外部特性：電路的外部所表現(xiàn)出來的電壓和電流關(guān)系；傳輸特性：輸出電壓和輸入電壓之間的關(guān)系；輸入特性：輸入電壓和輸入電流之間的關(guān)系；輸出特性：輸出電壓和輸出電流之間的關(guān)系。1 電壓傳輸特性傳輸曲線：四段主要參數(shù)：輸出電平 V 3.6V）、V 0.3V，器件制造中差異，故額定值為 3.0V、0.35V輸入電平V 、V 、V V 1.8V、V 0.8V P65 定義噪聲容限（抗干擾能力）V V V 、

14、V V V影響因素：環(huán)境溫度 T 和電源電壓 VccT V ,V ,V ;V :V2 V 輸入特性th輸入特性曲線：兩部分主要參數(shù)：輸入短路電流I I （輸IH輸入負(fù)載特性：圖 3-2-5，R .91K、R 3.2K ，注意懸空為高多余輸入端處理：輸出特性特性曲線：參數(shù)：I 、I3平均延遲時間 t電源特性平均功耗和動態(tài)尖峰電流45負(fù)載特性扇入、扇出N ：輸入端個數(shù)；N ：N n（II II ）IOO6應(yīng)用舉例：【例1】已知，求扇出系，使I0.8,I 40,IIHmA I 1.6mA16 ,ILOHOL數(shù)?！纠?】寫TTL邏輯門的輸出表達(dá)式?！纠?】已知V3.6V,V 0.3V,IOL1.0,I

15、 20,R K, 30OHOHOL，確定 的取值范圍。CG AB,Y ABRB&ABCF210 K（b）&Y&BGT圖32.5 其他類型的MOS 集成電路TTL1或非門： 2異或門： 3集電極開路門線與及舉例 TTL輸出端不能直接相連，C 門：4三態(tài)輸出門 三態(tài)電路、原理、符號，應(yīng)用：總線，雙向傳輸ECL、IL門2雙極型邏輯門；ECL：IL：功耗小，集成度高、速度低、邏輯擺幅小。2CMOS 門電路2.7、其他類型的MOS 集成電路單極型邏輯門電路1 MOS晶體管1NMOS管特性電流；符號：2開關(guān)特性開關(guān)電路開關(guān)條件及等效電路2 MOS門電路（略）1NMOS非門電路：分析：特點：P862NMOS

16、門電路3總結(jié)結(jié)構(gòu)：負(fù)載、工作管；邏輯規(guī)律：工作管串、并 與、或；負(fù)載、工作管相連 非；特點：除了非門的有比電路、電源損失、工耗大外，工作管串聯(lián)使得輸出低電平升高，故一般不超過三個。2.6 CMOS邏輯門電路CMOS：NMOS和PMOS互補(bǔ)。2.6.1 CMOS反相器（串聯(lián)互補(bǔ)）電路：分析：輸入為0、1對應(yīng)的輸出；總結(jié)：一管導(dǎo)通、一管截止，靜態(tài)功耗小；導(dǎo)通電阻較小，非有比電路，比MOS電路速度快，但比TTL慢（大）R ,R ,COND2.6.2 CMOS反相器的外部特性1電壓、電流傳輸特性 電壓：曲線、參數(shù)；電流：曲線、特點；綜合特點2輸入、輸出特性3電源特性2.6.3 CMOS傳輸門（并聯(lián)互補(bǔ)

17、）電路：圖3-5-10；原理；符號：圖3-5-101Vdd輸出可以互換。2.6.4 CMOS邏輯門電路1 CMOS 與非門、或非門與非門、或非門電路：圖 3-5-12、3-5-13；一般規(guī)律；例圖 3-5-142 CMOS 三態(tài)門、漏極開路門原理同 TTL 門2.6.5 CMOS電路的鎖定效應(yīng)及正確使用方法（略）輸入端的保護(hù)第 3章 組合邏輯電路123.1、概述邏輯電路按功能特點可分為組合邏輯電路和時序邏輯電路。組合邏輯電路：功能特點；電路結(jié)構(gòu)； 無記憶框圖；描述方法：表達(dá)式、真值表、卡諾圖、邏輯圖中規(guī)模組合電路概念3.2、組合邏輯電路的分析方法和設(shè)計方法分析： 含義；步驟；設(shè)計 含義：要求

18、電路設(shè)計 方法：小規(guī)模、中規(guī)模例圖1.設(shè)計步驟：注意：三種表達(dá)式轉(zhuǎn)換方法總結(jié)：三級結(jié)構(gòu)第一級：對應(yīng)尾部因子個數(shù)；第二級：與項級；第三級：輸出或項級。2.最少與非門設(shè)計步驟：3.3、若干常用的組合邏輯電路一、編碼器合并且減少尾部因子數(shù)1 定義（優(yōu)先，解決同時按下問題）2 圖分析3 符號：擴(kuò)展應(yīng)用：二、譯碼器譯碼器分類：變量譯碼器、碼制譯碼器、顯示譯碼器。1變量譯碼器 24譯碼器 電路圖分析：表達(dá)式、真值表、符號、表達(dá)式轉(zhuǎn)化Y mii 真值表） 38譯碼器 符號圖真值表 集成芯片：139、138、154（4-16線）2碼制譯碼器二-十進(jìn)制譯碼器（4線10真值表符號圖 擴(kuò)展圖分析 地址低接，A A

19、A21 0接2-4輸出 4-10 3-8；A（對應(yīng)3輸出Y Y07A4A3分成四組）3. 顯示譯碼器在數(shù)字系統(tǒng)中，經(jīng)常需要將用二進(jìn)制代碼表示的數(shù)字、符號、成。 數(shù)碼顯示器分類：顯示方式：分段式、點陣式、重疊式；發(fā)光材料：半導(dǎo)體、熒光、液晶顯示器；七段字形： 顯示譯碼器（數(shù)字七段）電路圖真值表符號圖控制信號及應(yīng)用3 驅(qū)動電路輸出低電平有效的譯碼器247輸出高電平有效譯碼器2484.應(yīng)用舉例分析由3-8譯碼器組成的一位全加器電路。三、 全加器1一位全加器：圖真值表表達(dá)式；功能總結(jié)；符號圖2. 多位全加器：四、數(shù)值比較器比較器：比較數(shù)值大小的邏輯電路。1一位比較器 電路圖表達(dá)式真值表功能歸納2四位數(shù)

20、值比較器比較方法：從高位比起； 功能真值表；擴(kuò)展應(yīng)用：五、數(shù)據(jù)選擇器數(shù)據(jù)選擇器：在多路數(shù)據(jù)中選擇一路送到輸出端。14選1： 電路圖工作狀態(tài)表（功能說明）表達(dá)式符號：28選1： 符號：真值表表達(dá)式3擴(kuò)展圖分析4應(yīng)用舉例8選1數(shù)據(jù)選擇器組成的電路，G G 為功能選擇輸入信號，X、01Z為輸入邏輯變量，Y為輸出信號。分析此電路在不同選擇信號時獲得哪幾種功能。G A12G AS01X A0D D D D D D D D0123456710Z中規(guī)模組合邏輯設(shè)計1選擇器（1）用具有 n 個地址輸入端的選擇器實現(xiàn) n 變量邏輯函數(shù)Y m D ii式及卡諾圖；對比方法方法 1：最小項表達(dá)式比較；方法 2：卡諾

21、圖比較 n 個地址輸入端的選擇器實現(xiàn) m 變量邏輯函數(shù)且 m n（） 擴(kuò)展法：降維法降維圖：維：卡諾圖變量個數(shù)；記圖變量：降維圖小方格中的變量；例圖降維圖法：代數(shù)降維法：總結(jié) ：適宜于單變量函數(shù)；降維方案不同，繁簡不同。3.用譯碼器原理：Y mii例子：總結(jié)：適宜于多輸出函數(shù)3. 利用全加器：3.4、組合邏輯電路中的競爭冒險現(xiàn)象冒險現(xiàn)象：在輸入信號變化的瞬間，在輸出端出現(xiàn)一些不正確分類：靜態(tài)：輸入信號變化前后穩(wěn)定輸出相同，在轉(zhuǎn)換瞬間出現(xiàn)的毛刺： 0 冒險1 冒險動態(tài)：前后穩(wěn)態(tài)值不同，在多級電路中出現(xiàn)，不討論。.1 靜態(tài)邏輯冒險例對應(yīng)卡諾圖及簡化表達(dá)式，總結(jié)規(guī)律.2 冒險判斷1原因有二及判別方法

22、2代數(shù)、卡諾圖法：n個輸入變量，p不是函數(shù)的乘積項（圖中不變量組成的2 個最小項不是卡諾圈）p時有冒險。3 消除冒險1. 冗余項法：增加多余項法，可以消除是多余項造成的冒險；2. 取樣脈沖（原理、極性及位置要求、輸出有電位型變成脈沖型）3. 濾波電容（加在輸出端，可導(dǎo)致輸出波形邊沿變壞）第 4章 集成觸發(fā)器1 2 3 4 5 1 2 4.1、概述定義：有記憶功能、能存儲數(shù)字信息的基本單元電路；性質(zhì)： 有兩個穩(wěn)定的工作狀態(tài)（1 態(tài)：Q Q 0；0 態(tài)：Q Q 1態(tài)不變； 轉(zhuǎn)為另一個穩(wěn)態(tài)。穩(wěn)態(tài)：指沒有外界信號作用時，觸發(fā)器電路中的電流和電壓均維持恒定的數(shù)值。分類：邏輯功能和結(jié)構(gòu)（工作特性）4.1

23、基本觸發(fā)器4.1.1 電路組成和工作原理1 電路組成：圖 4-1-12 工作原理：輸入輸出分析、波形圖3 總結(jié)：基本觸發(fā)器有置 1、0、維持功能；問題：有約束、直接控制4.1.2 觸發(fā)器功能描述1 狀態(tài)轉(zhuǎn)移真值表：現(xiàn)態(tài)Q 、次態(tài)Qnn12 特征方程（狀態(tài)方程）3 狀態(tài)轉(zhuǎn)移圖、激勵表4 邏輯符號：4.2 鐘控觸發(fā)器4.2.1 鐘控 RS 觸發(fā)器1 電路：2 工作原理3 波形圖4 符號5 總結(jié)：CP 控制、約束條件4.2.2 鐘控 D 觸發(fā)器（解決約束）1 電路圖2 工作原理：特征方程、功能（置 0 和置 1 兩種功能）3 符號4.2.3 鐘控 JK 觸發(fā)器1 電路圖2 0、置3 符號4.2.4

24、鐘控 T 觸發(fā)器1 電路連接：J=K=T；2 方程、功能（保持和翻轉(zhuǎn)功能）3 T=1： 觸發(fā)器T4.2.5 電位觸發(fā)方式的特點1 電位觸發(fā)方式：CP=1（0）2 部分解決直接控制3 空翻現(xiàn)象（特殊觸發(fā)器的連續(xù)翻轉(zhuǎn)問題）4.3 主從觸發(fā)器（徹底解決直接控制）4.3.1 主從觸發(fā)器基本原理1 主從 RS ：電路組成：工作原理：兩步CP,CP1（Q n1 S ,RS 0mmCP,CP 04.3.2 主從 JK主從 JK 電路圖及方程一次變化：CP=1 期間，主觸發(fā)器能且僅能翻轉(zhuǎn)一次的現(xiàn)象；原因：CP=1 期間，互補(bǔ)輸出反饋到輸入，且在 CP=1 期間不會改變，使兩個輸入門總有一個被封住，即只有一個信

25、號有效，對于 RS 觸發(fā)器，狀態(tài)圖，從一個輸入端加信號，其狀態(tài)最多只能改變一次。（如果）Q Q 1 R 如果S S 0（如果QQ0S如果RR1）波形圖5-3-4抗干擾能力下降解決方法：CP=1期間JK不發(fā)生變化（即：上升沿接收，下降沿翻轉(zhuǎn)）符號4.3.3 集成主從 JK 觸發(fā)器電路圖；符號圖；功能表4.3.4 主從 JK 觸發(fā)器的脈沖工作特性（略）4.4 邊沿觸發(fā)器（無空翻、無一次變化）4.4.1 維持阻塞1基本原理：增加了四條線；4條線使得觸發(fā)器只在CP發(fā)生變化，其余時間狀態(tài)不變。2維持阻塞D觸發(fā)器：圖符號圖，功能表波形圖2脈沖工作特性：工作分兩個階段：輸入準(zhǔn)備；狀態(tài)的轉(zhuǎn)移的維持時間）工作頻

26、率：4.4.2 下降沿觸發(fā)器：4.4.3CMOS 邊沿觸發(fā)器1工作特點同TTL；2不同之處：低電平有效；鐘控：CMOS：CP低電平有效；TTL：CP高電平有效；邊沿 ：CMOS：CP；TTL：CP轉(zhuǎn)換例：鐘控、主從、邊沿JK波形對比。第 5章 時序邏輯電路123 1 2 3 5.1 時序邏輯電路概述1時序電路定義；2結(jié)構(gòu)框圖：圖；信號；方程3分類：同步和異步；摩爾和米里型；5.2 時序邏輯電路分析分析含義：根據(jù)時序電路結(jié)構(gòu)，找出該時序電路在輸入信號以及時鐘信號作用下，存儲電路狀態(tài)變化規(guī)律及電路的輸出，從而了解該時序電路所完成的邏輯功能。5.2.1 分析步驟求狀態(tài)方程；計算狀態(tài)轉(zhuǎn)移表，畫狀態(tài)轉(zhuǎn)移

27、圖；總結(jié)邏輯功能。2例1（有效狀態(tài)、偏離狀態(tài)、狀態(tài)圖組成、自啟動概念）注意三點：一是狀態(tài)轉(zhuǎn)換是由現(xiàn)態(tài)到次態(tài)，不是現(xiàn)態(tài)到現(xiàn)態(tài)，或次態(tài)到次態(tài)；二是輸出是現(xiàn)態(tài)的函數(shù)，不是次態(tài)的函數(shù)；三是畫時序圖時，只有當(dāng)時鐘脈沖到來時，相應(yīng)觸發(fā)器才會更新狀態(tài)。3常用時序邏輯電路：寄存器、移位寄存器、計數(shù)器等。5.2.2 寄存器、移位寄存器1數(shù)碼寄存器般用D1位寄存器：42移位寄存器定義：具有移位功能的寄存器。所謂移位功能就是寄存器中所存數(shù)據(jù)，可以在移位脈沖作用下逐次左移或右移。觸發(fā)器的D端，只有第一個觸發(fā)器的D端接收數(shù)據(jù)；方程；工作過程及功能。雙向移位寄存器：定義：同時具有左移和右移功能，需要一個方向控制信號M；分

28、析：M=1，打開與或非的左與門，實現(xiàn)右移；M=1，左移。應(yīng)用實現(xiàn)數(shù)碼串并行轉(zhuǎn)換數(shù)字系統(tǒng)中，通常是串行通信，并行處理，因此需要串并行轉(zhuǎn)換。串并：電路圖，串入并出；原理：串入并出狀態(tài)表；波形；注意：移存脈沖與代碼碼元同步；并行輸出脈沖在5個移存脈沖后出現(xiàn)，且和其出現(xiàn)時間錯開。并-串：電路圖，并入串出；工作過程：清0： -；R 0DQ Q Q Q 11514M=1取樣：一級與非門打開，數(shù)據(jù)送到觸發(fā)器輸入端，在移存脈沖CP作用下，數(shù)據(jù)存入觸發(fā)器，且 串出；DI5M=0關(guān)閉輸入：CP作用下右移，4個脈沖后全部串出；同時串入0（實現(xiàn)清M=1再取樣狀態(tài)轉(zhuǎn)移表，及波形圖；注意：移存脈沖和取樣脈沖關(guān)系：頻率節(jié)拍

29、延遲：；Tf nf ,TWCPCPMWM電路工作方式：串入串出；延遲時間：t nTdCP延遲；串入并出串并轉(zhuǎn)換；并入串出并串轉(zhuǎn)換；并入并出數(shù)碼寄存器。其它：計數(shù)器、序列發(fā)生器等。綜合方式及反饋利用，后續(xù)章節(jié)中介紹。3集成移位寄存器分類：位數(shù)，4位、8位等；方向，單向、雙向；輸入輸出方式。4位右移移位寄存器195：電路圖；分析：，異步清1；，同步并入；CR 0LD 0SH=1，狀態(tài)方程1 n JQn ； ， ， KQ ( ) Q Q QQ n000123功能表；符號；應(yīng)用：分析串并行轉(zhuǎn)換電路圖4位雙向移位寄存器194：功能表；加例：奇數(shù)計數(shù)器電路分析5.2.3 同步計數(shù)器計數(shù)器概念：對時鐘脈沖計

30、數(shù)；計數(shù)器分類：同步、異步；加法、減法、可逆；二進(jìn)制、非二進(jìn)制；1同步二進(jìn)制計數(shù)器電路分析；最低位：一個CP，翻轉(zhuǎn)一次；其它位：當(dāng)其所有低位為1（0）時，CP來了翻轉(zhuǎn)一次。二進(jìn)制計數(shù)器電路連接規(guī)律：T觸發(fā)器；，其它T=低位（非）的與。T 1可逆計數(shù)器電路圖。02同步二十進(jìn)制計數(shù)器電路分析；工作波形圖3集成同步計數(shù)器4位二進(jìn)制同步計數(shù)器161電路圖；功能表；符號圖；擴(kuò)展圖：分片分析，畫狀態(tài)表。其它的同步計數(shù)器異步清零161160同步清零163162加法計數(shù)器：二進(jìn)制十進(jìn)制可逆計數(shù)器：193，1915.2.4 異步計數(shù)器時鐘不唯一，注意時鐘方程的有效時間。1二進(jìn)制異步計數(shù)器電路圖；分析：注意狀態(tài)方

31、程的時鐘條件，只有在相應(yīng)的時鐘脈沖觸發(fā)沿到來時，觸發(fā)器才會按方程式規(guī)定的次態(tài)轉(zhuǎn)換，否則維持原狀態(tài)。特點：電路簡單；速度慢，依次觸發(fā)，時延長。規(guī)律：最低位：有CP翻轉(zhuǎn)一次； 觸發(fā)器。T1變變CP Q(Qn1n1)n（對下降沿觸發(fā)器）2集成非二進(jìn)制異步計數(shù)器290圖分析；功能表；兩種接法及狀態(tài)表3196：功能表5.3 時序邏輯電路設(shè)計主要介紹計數(shù)器設(shè)計。6.3.1 同步時序邏輯電路設(shè)計的一般步驟1步驟建立簡化原始狀態(tài)轉(zhuǎn)移圖；狀態(tài)分配、存儲器選擇；求狀態(tài)方程、輸出方程、驅(qū)動方程；檢查自啟動；畫圖2舉例分析：一個輸入；需要記憶3位連續(xù)輸入；個個（3個1）；狀態(tài)圖：狀態(tài)分配：以相鄰碼為最簡。次態(tài)卡諾圖、

32、輸出卡諾圖；求狀態(tài)方程、輸出方程；求驅(qū)動方程；畫圖。5.3.2 同步計數(shù)器設(shè)計注意自啟動修改注意用 JK 觸發(fā)器時表達(dá)式的處理。5.3.3 異步計數(shù)器設(shè)計1設(shè)計步驟：原始狀態(tài)圖；狀態(tài)分配；選擇時鐘脈沖；求狀態(tài)方程、輸出方程、檢查自啟動；求驅(qū)動方程；畫圖。2設(shè)計舉例注意：時鐘脈沖選擇：狀態(tài)翻轉(zhuǎn)處必須為其提供時鐘；在滿足上述條件下，時鐘脈沖越少越好（因為，無時鐘時輸入無需控 6-3-105.3.4 中規(guī)模器件設(shè)計計數(shù)器即用計數(shù)器、移位寄存器設(shè)計計數(shù)器。1利用清除端復(fù)位法原理：利用 Sn 產(chǎn)生一個清零信號，狀態(tài)回到 S0，實現(xiàn) M=n 的計數(shù)器；例 5-9：161 功能分析；歸零邏輯：十進(jìn)制狀態(tài)轉(zhuǎn)移

33、+異步復(fù)位用 S10 清零；波形圖：過渡狀態(tài)；歸零可靠性差，加基本 RS 觸發(fā)器暫存歸零信號，使其維持 CP=1 時間。推廣：Sn 例圖2利用置入控制端的置位法注意一般是同步置位。M LD,置最小數(shù)2n置 0，與復(fù)位 1 不同；置數(shù) nM1SM1S2012；(2nM) 1異步置位：290 接成 6 置 9，M=7。3移位寄存器型計數(shù)器許多特殊編碼的移位寄存器型計數(shù)器。環(huán)形計數(shù)器接法：串出接串入；啟動：置入含一個 0 或一個 1 的數(shù)據(jù)；移位狀態(tài)表，M=n；特點：不能自啟動，需外加啟動信號；狀態(tài)利用率低；譯碼型輸出，不需再加譯碼器。扭環(huán)計數(shù)器接法：串出的非接串入；狀態(tài)轉(zhuǎn)移表，M=2n；特點： 狀態(tài)利用率不高；狀態(tài)變化具有相鄰性。任意進(jìn)制計數(shù)器分析。序列信號發(fā)生器串行周期性信號，稱為序列信號。一般有兩種結(jié)構(gòu)形式：一是移存型；二是計數(shù)型。移存型計數(shù)型第6章 4 ） 率 V 或，第 7章 半導(dǎo)體存儲器7.1 概述大規(guī)模集成器件 LSI（1000 個元件或 100 個邏輯門以上的芯 等。7.1.1 半導(dǎo)體存儲器的特點與應(yīng)用概念：用半導(dǎo)體來存儲二值信息的存儲器。是數(shù)字系統(tǒng)必不可少的器件。7.1.2 半導(dǎo)體存儲器分類1按工藝分雙極型：使用雙極型觸發(fā)器做存儲單