單片機第二章-MCS-51系列單片機系統(tǒng)結構概要課件

1、第二章 MCS-51系列單片機系統(tǒng)結構 MCS-51的典型產品是8051、8031、8751。8051是ROM型單片機，內部有4KROM；8031無片內ROM，8751片內有4KEPROM；除此以外，它們的內部結構及引腳完全相同。 本章將以MCS-51系列的8051為典型例子，詳細介紹單片機的結構、性能、存儲器結構及工作原理等內容。通過對這些內容的掌握，可以起到舉一反三、觸類旁通的作用。10/11/20221第二章 MCS-51系列單片機系統(tǒng)結構 MCS-512.1 MCS-51單片機的結構 一塊芯片上，集成了一臺微型計算機的各個部分。其中主要有CPU、存儲器、可編程I/O、定時/計數器、串行

2、口等。各部分通過內部總線相連。10/11/202222.1 MCS-51單片機的結構 一塊芯片上，集成了時鐘OSCCPU各種I/O定時器/計數器程序存儲器ROM數據存儲器RAM中斷MCS-51單片機組成框圖10/11/20223時鐘OSCCPU各種I/O定時器/計數器程序存儲器數據存儲器10/11/2022410/10/202248位CPU震蕩器和時鐘電路內部程序存儲器（片內ROM 4KB/8KB）內部數據存儲器（片內RAM 128B/256B） 可尋址外部程序存儲器和數據存儲器各64K4個8位并行I/O口 P0、P1、P2、P3 一個全雙工的串行口2/3個16位的定時計數器 中斷控制系統(tǒng) 5

3、/6個中斷源，兩個中斷優(yōu)先級具有較強功能的位處理器8051/8052單片機內部資源10/11/202258位CPU8051/8052單片機內部資源10/10/2022.2 MCS-51的引腳40只引腳雙列直插封裝（DIP）。10/11/202262.2 MCS-51的引腳40只引腳雙列直插封裝（DIP）44只引腳方形封裝方式為（4只無用）10/11/2022744只引腳方形封裝方式為（4只無用）10/10/2022740只引腳按其功能來分，可分為3類： （1）電源及時鐘引腳: Vcc、Vss；XTAL1、XTAL2。 （2）控制引腳： PSEN*、 EA*、ALE、RESET （即RST）。

4、（3）I/O口引腳：P0、P1、P2、P3，為4個8位I/O口的外部引腳。2.2.1 電源及時鐘引腳 1電源引腳 （1）Vcc（40腳）：+5V電源； （2）Vss（20腳）：接地。10/11/2022840只引腳按其功能來分，可分為3類：10/10/202282時鐘引腳 （1）XTAL1（19腳）：接外部晶體的一端（2）XTAL2（18腳）：接外部晶體的另一端2.2.2 控制引腳 (1) RST/VPD(9腳)：RES引腳輸入兩個以上機器周期的高電平時復位單片機 Vcc掉電時也可接備用電源，以保持內部RAM中的數據。 。 (2)ALE/PROG*（30腳）：訪問外部存儲器時，輸出地址鎖存信號

5、。非訪問外部數據存儲器時，ALE信號仍以震蕩頻率1/6的頻率出現，訪問外部數據存儲器時，ALE信號以震蕩頻率1/12的頻率出現。 PROG*為本引腳的第二功能(8751)，為編程脈沖輸入端。10/11/202292時鐘引腳 10/10/20229(3) PSEN* （29腳）：讀外部程序存儲器選通信號，以震蕩頻率1/6的頻率出現。 (4)EA*/VPP (31腳)：EA*為內外程序存儲器選擇控制端。 EA*=1，單片機訪問片內程序存儲器，但在PC（程序計數器）值超過0FFFH（對于8051、8751）時，即超出片內程序存儲器的4K字節(jié)地址范圍時，將自動轉向執(zhí)行外部程序存儲器內的程序。 EA*=

6、0，單片機則只訪問外部程序存儲器。10/11/202210(3) PSEN* （29腳）：讀外部程序存儲器選通信號，以 VPP為本引腳的第二功能。用于施加較高的編程電壓（例如+21V或+12V）。對于89C51，則加在VPP腳的編程電壓為+12V或+5V。2.2.3 I/O口引腳 (1) P0口：雙向8位三態(tài)I/O口，此口為地址總線（低8位）及數據總線分時復用口，可驅動8個LS型TTL負載。 (2) P1口：8位準雙向I/O口，可驅動4個LS型TTL負載。 (3) P2口：8位準雙向I/O口，與地址總線（高8位）復用，可驅動4個LS型TTL負載。10/11/202211 VPP為本引腳的第二功

7、能。用于施加較高的編程電壓（例如+ (4) P3口：8位準雙向I/O口，雙功能復用口，可驅動4個LS型TTL負載。 注意：準雙向口與雙向三態(tài)口的差別。 當3個準雙向I/O口作輸入口使用時，要向該口先寫“1”，另外準雙向I/O口無高阻的“浮空”狀態(tài)。2.3 MCS-51的CPU 8051的核心部件是一個8位高性能中央處理器CPU，由運算器和控制器所構成。2.3.1 運算器 對操作數進行算術、邏輯運算和位操作。10/11/202212 (4) P3口：8位準雙向I/O口，雙功能復用口，可驅動1算術邏輯運算單元ALU2累加器A 3. 程序狀態(tài)字寄存器PSW 4寄存器B5堆棧及棧指針SP 在數據存儲器

8、中開辟的一個存儲區(qū)，堆棧指針（SP）指向棧頂，堆棧元素遵循后進先出的原則。堆棧元素壓入時SP自增1，然后壓入數據到SP指定的堆棧單元；彈出時先彈出數據，SP再自減1。主機復位后，SP的初始值為07H。內部RAM的任意連續(xù)區(qū)域都可作為堆棧。6數據指針DPTR10/11/2022131算術邏輯運算單元ALU10/10/2022132.3.2 控制器 1程序計數器PC（Program Counter） 存放下一條要執(zhí)行的指令在程序存儲器中的地址?；竟δ埽?（1）自動加1 （2）執(zhí)行轉移指令時，程序計數器將被置入新的數值，從而使程序的流向發(fā)生變化。（3）在執(zhí)行子程序調用或響應中斷時，完成下列操作：保

9、護PC的現行值 將子程序或中斷向量的入口地址送入PC。 2指令寄存器、指令譯碼器及控制邏輯電路10/11/2022142.3.2 控制器10/10/2022142.3.3 振蕩器、時鐘電路及時序 時鐘電路用于產生MCS-51單片機工作時所必需的時鐘控制信號。 基本定時時序關系10/11/2022152.3.3 振蕩器、時鐘電路及時序 基本定時時序關系10/1.時鐘電路 時鐘頻率直接影響單片機的速度和穩(wěn)定性。常用的時鐘電路設計有兩種方式，一種是內部時鐘方式，另一種方式為外部時鐘方式。（1）內部振蕩方式：MCS-51單片機片內有一個用于構成振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是

10、此放大器的輸入端和輸出端。把放大器與作為反饋元件的晶體振蕩器或陶瓷諧振器連接，就構成了內部自激振蕩器并產生振蕩時鐘脈沖。（2）外部振蕩方式：外部振蕩方式就是把外部已有的時鐘信號引入單片機內，XTAL1接地。10/11/2022161.時鐘電路10/10/202216石英晶振時，C=3010PF陶瓷晶振時，C=4010PF10/11/202217石英晶振時，C=3010PF10/10/202217（1）振蕩周期：為單片機提供時鐘信號的振蕩源的周期。（2）時鐘周期：是振蕩源信號經二分頻后形成的時鐘脈沖信號的周期。（3）機器周期：通常將完成一個基本操作所需的時間稱為機器周期。（4）指令周期：是指CP

11、U執(zhí)行一條指令所需要的時間。一個指令周期通常含有14個機器周期。 2.振蕩周期、時鐘周期、機器周期和指令周期10/11/202218（1）振蕩周期：為單片機提供時鐘信號的振蕩源的周期。2.振蕩若MCS-51單片機外接晶振為12MHz時，則單片機的四個周期的具體值為：振蕩周期1/12MHz1/12s0.0833s時鐘周期1/6s0.167s機器周期1s指令周期14s例：10/11/202219若MCS-51單片機外接晶振為12MHz時，則單片機的四個周（5）MCS-51的一個機器周期包括12個震蕩周期，分為6個狀態(tài)：S1S6。每個狀態(tài)又分為兩拍：P1和P2。因此，一個機器周期中的12個震蕩周期表

12、示為：S1P1、S1P2、S2P1、S2P2、S6P2。10/11/202220（5）MCS-51的一個機器周期包括12個震蕩周期，分為6個MCS-51的取指/執(zhí)行時序例：INC DPTR例：INC A例：ADD A，#DATA例：MOVX A，Ri10/11/202221MCS-51的取指/執(zhí)行時序例：INC DPTR例：INC ALE信號以震蕩頻率1/6的頻率出現，因此在一個機器周期中，ALE信號兩次有效（但要注意，在執(zhí)行訪問外部數據存儲器的指令MOVX時，將會丟失一個ALE脈沖，將在后面有關章節(jié)介紹）取指令階段：根據PC中地址取出需要執(zhí)行指令的操作碼和操作數。執(zhí)行指令階段：可對指令操作碼

13、進行譯碼，以產生一系列控制信號完成指令的執(zhí)行。10/11/202222ALE信號以震蕩頻率1/6的頻率出現，因此在一個機器周期中，2.4 MCS-51單片機的并行端口結構 8051單片機有4個I/O端口，每個端口都是8位準雙向口，共占32根引腳。每個端口都包括一個鎖存器(即專用寄存器P0P3)、一個輸出驅動器和輸入緩沖器。數據輸出可鎖存，對輸入信息不鎖存。通常把4個端口籠統(tǒng)地表示為P0P3。10/11/2022232.4 MCS-51單片機的并行端口結構 8051單 在無片外擴展存儲器的系統(tǒng)中，這4個端口的每一位都可以作為準雙向通用I/O端口使用。 在有片外擴展存儲器的系統(tǒng)中，P2口作為高8位

14、地址線，P0口分時作為低8位地址線和雙向數據總線。 8051單片機4個I/O端口線路設計的非常巧妙，學習I/O端口邏輯電路，不但有利于正確合理地使用端口，而且會給設計單片機外圍邏輯電路有所啟發(fā)。2.4.1 P0口和P2的結構10/11/202224 在無片外擴展存儲器的系統(tǒng)中，這4個端口的每一位都可以下圖為P0口的某位P0.n(n=07)結構圖，它由一個輸出鎖存器、兩個三態(tài)輸入緩沖器和輸出驅動電路及控制電路組成。從圖中可以看出，P0口既可以作為I/O用，也可以作為地址/數據線用。D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳一、P0口的結構1

15、0/11/202225下圖為P0口的某位P0.n(n=07)結構圖，它由一個輸出1、P0口作為普通I/O口輸出時 CPU發(fā)出控制電平“0”封鎖“與”門，將輸出上拉場效應管T1截止，同時使多路開關MUX把鎖存器與輸出D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳10/11/2022261、P0口作為普通I/O口輸出時D QMUXP0.驅動場效應管T2柵極接通。故內部總線與P0口同相。由于輸出驅動級是漏極開路電路，若驅動NMOS或其它拉流負載時，需要外接上拉電阻。P0的輸出級可驅動8個LSTTL負載。D QCLK QMUXP0.n讀鎖存器內部總線

16、寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳VCC10/11/202227驅動場效應管T2柵極接通。故內部總線與P0口同相。由于輸出驅 輸入時-分讀引腳或讀鎖存器讀引腳：由傳送指令(MOV)實現； 下面一個緩沖器用于讀端口引腳數據，當執(zhí)行一條由端口輸入的指令時，讀脈沖把該三態(tài)緩沖器打開，這樣端口引腳上的數據經過緩沖器讀入到內部總線。D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳10/11/202228 輸入時-分讀引腳或讀鎖存器D QMUXP0D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0

17、口引腳 輸入時-分讀引腳或讀鎖存器讀鎖存器：有些指令 如：ANL P0，A稱為“讀-改-寫” 指令，需要讀鎖存器。 上面一個緩沖器用于讀端口鎖存器數據。10/11/202229D QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地*原因：如果此時該端口的負載恰是一個晶體管基極，且原端口輸出值為1，那么導通了的PN結會把端口引腳高電平拉低；若此時直接讀端口引腳信號，將會把原輸出的“1”電平誤讀為“0”電平。現采用讀輸出鎖存器代替讀引腳，圖中，上面的三態(tài)緩沖器就為讀鎖存器Q端信號而設，讀輸出鎖存器可避免上述可能發(fā)生的錯誤。*D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制V

18、CCT1T2P0口引腳10/11/202230*原因：如果此時該端口的負載恰是一個晶體管基極，且原端口輸D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳準雙向口： 從圖中可以看出，在讀入端口數據時，由于輸出驅動FET并接在引腳上，如果T2導通，就會將輸入的高電平拉成低電平，產生誤讀。所以在端口進行輸入操作前，應先向端口鎖存器寫“1”，使T2截止，引腳處于懸浮狀態(tài)，變?yōu)楦咦杩馆斎?。這就是所謂的準雙向口。 10/11/202231D QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地2、P0作為地址/數據總線 在系統(tǒng)擴展時，P0端口作為地址/數據總線

19、使用時，分為： P0引腳輸出地址/數據信息。 D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳10/11/2022322、P0作為地址/數據總線 在系統(tǒng)擴展時，P0端口作為 P0引腳輸出地址/數據 控制電平“1”，多路開關MUX與T2柵極反相接通，輸出地址或數據。由圖上可以看出，上下兩個FET處于反相，構成了推拉式的輸出電路，其負載能力大大增強。D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳2、P0作為地址/數據總線10/11/202233 D QMUXP0.n讀鎖存器內部總線寫鎖存 P0引腳

20、輸入數據 輸入信號是從引腳通過輸入緩沖器進入內部總線。CPU使MUX自動向下，由于CPU復位后自動向P0口寫“0FF”，T2截止?！白x引腳” 有效，外部數據讀入內部總線。*無須上拉電阻！直接和外部地址/數據總線相連。2、P0作為地址/數據總線-真正的雙向口D QCLK QMUXP0.n讀鎖存器內部總線寫鎖存器讀引腳地址/數據控制VCCT1T2P0口引腳10/11/2022342、P0作為地址/數據總線-真正的雙向口D Q二、P2的內部結構1.P2口作為普通I/O口D QCLK QMUXP2.n讀鎖存器內部總線寫鎖存器讀引腳地址控制VCCRTP2口引腳CPU發(fā)出控制電平“0” ，使多路開關MUX

21、倒向鎖存器輸出Q端，構成一個準雙向口。其功能與P1相同。本身有上拉電阻10/11/202235二、P2的內部結構1.P2口作為普通I/O口D QM 2.P2口作為地址總線 在系統(tǒng)擴展片外程序存儲器擴展數據存儲器且容量超過256B (用MOVX DPTR指令)時，CPU發(fā)出控制電平“1”，使多路開關MUX倒內部地址線。此時，P2輸出高8位地址。D QCLK QMUXP2.n讀鎖存器內部總線寫鎖存器讀引腳地址控制VCCRTP2口引腳10/11/202236 2.P2口作為地址總線D QMUXP2.n讀鎖存三、P1口的結構 它由一個輸出鎖存器、兩個三態(tài)輸入緩沖器和輸出驅動電路組成-準雙向口。D QC

22、LK QP1.n讀鎖存器內部總線寫鎖存器讀引腳VCCRTP1口引腳本身有上拉電阻10/11/202237三、P1口的結構 D QP1.n讀鎖存器內部總線四、P3的內部結構D QCLK QP3.n讀鎖存器內部總線寫鎖存器讀引腳VCCRTP3口引腳第二輸入功能第二輸出功能作為通用I/O口與P1口類似-準雙向口(W=1)W本身有上拉電阻10/11/202238四、P3的內部結構D QP3.n讀鎖存器內部總線寫鎖存D QCLK QP3.n讀鎖存器內部總線寫鎖存器讀引腳VCCRTP3口引腳第二輸入功能第二輸出功能 P3第二功能(Q=1)此時引腳部分輸入(Q=1、W=1) ,部分輸出(Q=1、W輸出) 。

23、W10/11/202239D QP3.n讀鎖存器內部總線寫鎖存器讀引腳VCCRT（1）通用I/O口使用時， “第二輸出功能”線應保持高電平；第二功能使用時，口鎖存器應預先置“1”。（2）第二功能輸入的信號，從口線引腳的內部增加的一個緩沖器取得；而通用的I/O口線使用的輸入，仍取自三態(tài)緩沖器的輸出端?？偟膩碚f，P3口輸入時，鎖存器輸出和“第二輸出功能”線都應保持高電平。10/11/20224010/10/202240P3第二功能各引腳功能定義：P3.0：RXD串行口輸入P3.1：TXD串行口輸出P3.2：INT0外部中斷0輸入P3.3：INT1外部中斷1輸入P3.4：T0定時器0外部輸入P3.5

24、：T1定時器1外部輸入P3.6：WR外部寫控制P3.7：RD外部讀控制10/11/202241P3第二功能各引腳功能定義：10/10/202241實際應用時：P0口和P2口組成外部16位地址總線和8位數據總線。P3口作第二變異功能P1口作I/O用 2.4.4 并行I/O口的負載能力P0口可驅動8個LSTTL的電路，驅動MOS管時需加上拉電阻，作地址/數據總線時，不必加上拉電阻。P1、P2、P3口可驅動4個LSTTL的電路。10/11/202242實際應用時：2.4.4 并行I/O口的負載能力10/10/2課堂復習補充題：1.MCS-51單片機的哪些端口，有兩種功能？分別是什么功能？2.在系統(tǒng)擴

25、展片外程序存儲器時，P2口是否可以再作為通用I/O口？10/11/202243課堂復習補充題：10/10/2022432.5 MCS-51單片機片外總線和復位2.5.1 MCS-51單片機片外總線配置地址總線： P2口（高8位A15A8）和P0口（低8位A7A0） 可尋址64KB。數據總線： P0口（D7D0）控制總線： ALE、PSEN*、WR*、RD*10/11/2022442.5 MCS-51單片機片外總線和復位2.5.1 MCS8051地址鎖存器 ALEPSEN WR RD地址總線數據總線控制總線10/11/2022458051地址鎖存器 ALE地址總線數據總線控制總線10/102.5

26、.2 MCS-51單片機復位(RST高電平2個機器周期) 任何單片機在工作之前都要有個復位的過程，復位是什么意思呢？對單片機來說，是程序還沒有開始執(zhí)行，是在做準備工作-初始狀態(tài)。顯然，準備工作不需要太長的時間，復位需要不少于2個機器周期的時間就可以了。復位后，PC指向0000H，使單片機從起始地址0000H開始執(zhí)行程序。10/11/2022462.5.2 MCS-51單片機復位(RST高電平2個機器周期RST/VPD電路 復位電路在每個周期的S5P2時采樣斯密特觸發(fā)器的輸出，必須在連續(xù)兩次采樣為高電平時才完成一次完整的復位和初始化。VPD接備用電池。10/11/202247RST/VPD電路

27、復位電路在每個周期的S5P2時采樣一、復位電路（兩種）80519RSTCR+5V上電復位電路10/11/202248一、復位電路（兩種）80519RSTCR+5V上電復位電路1一、復位電路（兩種）80519RSTCR+5VK上電或手動復位10/11/202249一、復位電路（兩種）80519RSTCR+5VK上電或手動復二、復位后單片機的狀態(tài)復位后各寄存器的狀態(tài)10/11/202250二、復位后單片機的狀態(tài)復位后各寄存器的狀態(tài)10/10/2022.5.3 節(jié)電工作方式 MCS-51單片機中有HMOS和CHMOS兩種工藝芯片，它們的節(jié)電運行方式不同，HMOS單片機的節(jié)電方式只有掉電方式，CHMOS單片機的節(jié)電工作方式有掉電方式和凍結方式兩種。10/11/2022512.5.3 節(jié)電工作方式 MCS-51單片機中有H1HMOS的掉電工作方式 掉電工作方式是指由于電源的故障使電源電壓丟失或工作電壓低于正常值，使單片機系統(tǒng)不能正常運行，若不采取保護措施，將丟失RAM和寄存器中的全部