外部存儲器接口

1、關(guān)于外部存儲器接口第1頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三6.1 接口信號與控制寄存器EMIF(External Memory Interface)外部存儲器接口為DSP芯片與眾多外部設(shè)備之間提供一種連接方式，EMIF最常見的用途就是同時(shí)連接FLASH和SDRAM。EMIF性能優(yōu)良，跟外部SDRAM和異步器件連接時(shí)，具有很大的方便性和靈活性。根據(jù)DSP器件的不同，EMIF數(shù)據(jù)總線可以是32位、16位或8位。 第2頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三 6.1 EMIF接口信號 主要特點(diǎn)是： 系統(tǒng)需要為C67x提供一個(gè)外部時(shí)鐘。該外部時(shí)鐘由ECLKIN輸

2、入后會產(chǎn)生EMIF接口的時(shí)鐘信號ECLKOUT。SBSRAM接口、SDRAM接口和異步接口的信號合并復(fù)用。由于不需要進(jìn)行后臺刷新，系統(tǒng)中允許同時(shí)具有這3種類型的存儲器。CE1空間支持所有的3種存儲器接口。同步存儲器接口提供4 字突發(fā)訪問模式。SDRAM接口更靈活，支持更廣泛的SDRAM配置。第3頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF接口地址 雖然C6000提供32位地址尋址能力，但是經(jīng)EMIF直接輸出的地址信號只有EA21:2。一般情況下，EA2信號對應(yīng)邏輯地址A2，但這并不意味著DSP訪問外存時(shí)只能進(jìn)行字(32 bit)或雙字(64 bit)的存取。實(shí)際上內(nèi)部32

3、位地址的最低23位經(jīng)譯碼后由BEx輸出，是能夠控制字節(jié)訪問的。某些情況下，EA2還可能對應(yīng)最低位邏輯地址A1或A0第4頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF接口寬度與字節(jié)定位 C67x的EMIF可以訪問8/16/32位寬度的存儲器，支持little-endian和big-endian模式。最低位邏輯地址規(guī)定由EA管腳輸出，EMIF內(nèi)部會自動(dòng)根據(jù)訪問數(shù)據(jù)的字長，將邏輯地址作移位調(diào)整輸出。 第5頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF控制寄存器 EMIF接口由一組存儲器映射的寄存器進(jìn)行控制與維護(hù)，包括配置各個(gè)空間的存儲器類型和設(shè)置讀寫時(shí)序等。G

4、BLCTL寄存器完成對整個(gè)片外存儲空間的公共參數(shù)的設(shè)置，CExCTL寄存器分別控制相應(yīng)存儲空間的存儲器類型和接口時(shí)序，另外3個(gè)SDRAM寄存器負(fù)責(zé)控制所有屬于SDRAM空間的存儲接口情況 第6頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三GBLCTL寄存器第7頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三CExCTL寄存器 第8頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三SDCTL寄存器第9頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三SDTIM寄存器 第10頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三SDEXT寄存器 第11頁，

5、共40頁，2022年，5月20日，19點(diǎn)34分，星期三SRAM是Static Random Access Memory的縮寫，中文含義為靜態(tài)隨機(jī)訪問存儲器，它是一種類型的半導(dǎo)體存儲器。“靜態(tài)”是指只要不掉電，存儲在SRAM中的數(shù)據(jù)就不會丟失。這一點(diǎn)與DRAM不同，DRAM需要進(jìn)行周期性的刷新操作。 同時(shí)，我們不應(yīng)將SRAM與只讀存儲器(ROM)和Flash Memory相混淆，因?yàn)镾RAM是一種易失性存儲器，它只有在電源保持連續(xù)供應(yīng)的情況下才能夠保持?jǐn)?shù)據(jù)?！半S機(jī)訪問”是指存儲器的內(nèi)容可以任意順序訪問，而不管前一次訪問的是哪一個(gè)位置。 DRAM是Dynamic RAM的縮寫，中文含義為動(dòng)態(tài)隨機(jī)存

6、取存儲器，需要不斷的刷新，才能保存數(shù)據(jù)。而且是行列地址復(fù)用的，許多都有頁模式。SDRAM：Synchronous DRAM，即數(shù)據(jù)的讀寫需要時(shí)鐘來同步。 一個(gè)是靜態(tài)的，一個(gè)是動(dòng)態(tài)的，靜態(tài)的是用的雙穩(wěn)態(tài)觸發(fā)器來保存信息，而動(dòng)態(tài)的是用電子，要不時(shí)的刷新來保持。DRAM容量大，SRAM容量小 6.2 SDRAM接口設(shè)計(jì) 第12頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三SDRAM的結(jié)構(gòu)第13頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三接口信號與SDRAM配置對SDRAM的讀寫，需要依次分別給出行地址(row)和列地址(column) 第14頁，共40頁，2022年，5月2

7、0日，19點(diǎn)34分，星期三SDRAM的控制EMIF所支持的SDRAM控制命令 第15頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三ACTV命令 ACTV命令的作用是激活存儲器中的相關(guān)頁，以盡量降低后續(xù)訪問的延遲。每次讀/寫SDRAM中新的一行之前，EMIF會自動(dòng)發(fā)出ACTV命令。第16頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三READ 讀命令 對SDRAM的突發(fā)訪問，讀取3個(gè)數(shù)據(jù) 第17頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三WRT 寫命令 對SDRAM寫3個(gè)數(shù)據(jù) 第18頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF與SDRAM

8、的接口時(shí)序由SDCTL、SDTIM和SDEXT寄存器控制，如何設(shè)置上述時(shí)間參數(shù)，需要用戶去查看具體SDRAM芯片的器件手冊 接口時(shí)序的設(shè)計(jì) 第19頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三接口時(shí)序的設(shè)計(jì) 第20頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三外部存儲器讀寫示例程序類型：匯編程序直接寄存器操作的C語言程序基于CSL的C語言程序基于DSP/BIOS的C語言程序SDRAM 讀寫示例 示例0601第21頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三6.3 異步接口設(shè)計(jì)EMIF異步接口提供了4個(gè)控制信號，這4個(gè)控制信號可以通過不同的組合實(shí)現(xiàn)與不同類型

9、異步器件的無縫接口(glueless interface)。第22頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF 異步讀時(shí)序建立時(shí)間：從存儲器訪問周期開始(片選、地址有效)到讀/寫選通有效之前觸發(fā)時(shí)間：讀/寫選通信號從有效到無效保持時(shí)間：從讀/寫信號無效到該訪問周期結(jié)束第23頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF 異步寫時(shí)序第24頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三EMIF 異步讀時(shí)序表中RS為讀建立時(shí)間，RST為讀觸發(fā)時(shí)間，RH為讀保持時(shí)間，WS為寫建立時(shí)間，WST為寫觸發(fā)時(shí)間，WH為寫保持時(shí)間，E為ECLKOUT周期 第

10、25頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三CE1CTL控制寄存器第26頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 的讀時(shí)序第27頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 的讀時(shí)序數(shù)據(jù)是在Strobe階段結(jié)束，ARE信號變高之前的時(shí)鐘上升沿處被DSP讀取，因此可以得出讀操作中CE1空間控制寄存器有關(guān)參數(shù)設(shè)定的3個(gè)限制條件，設(shè)EMIF時(shí)鐘頻率為100MHz，得時(shí)鐘周期E為10ns，則計(jì)算如下：Setup+Strobe(tacc(f)+tsu+tdmax)/E=(90+6.5+7)/10=10.3Setup+Strobe+Ho

11、ldtrc(f)/E=90/10=9Hold(th-toh(f)/E=(1-0)/10=0.1一般Setup可取1，這樣由第1個(gè)條件便可以得出Strobe的值為10；再由第2和第3個(gè)條件得到Hold的值為1。第28頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 的寫時(shí)序 第29頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 的寫時(shí)序 第30頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 的寫時(shí)序 對于寫操作，Setup、Strobe和Hold這3個(gè)參數(shù)可以依照下面的條件來確定：Strobetwp(f)/E=35/10=3.5Se

12、tupStrobetwph(f)/E=30/10=3Setup+Strobe+Holdtwc(f)/E=90/10=9Setup值和Hold值均取1，則Strobe的值為7因此得到CE1CTL控制寄存器各字段的值，MTYPE設(shè)為2對應(yīng)32位異步接口。RDSETUP = 1 WRSETUP = 1RDSTRB = 10 WRSTRB = 7RDHLD = 1 WRHLD = 1 第31頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三泰克混合示波器 MSO4104 Tektronix第32頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三CE1 寫時(shí)序 EMIF=50MHzCE1

13、CTL = 0 x21228422 第33頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三CE1 寫時(shí)序 EMIF=50MHzCE1CTL = 0 x21228422 第34頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三Flash 編程命令字及順序第35頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 讀寫流程FLASH擦除流程 FLASH寫入流程 第36頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三FLASH 操作等待流程FLASH芯片提供了2種方法來檢測是否完成擦除和寫數(shù)據(jù)等編程操作：數(shù)據(jù)輪詢位(DQ7)和數(shù)據(jù)切換位(DQ6)。當(dāng)芯片處于內(nèi)部編程操作時(shí)，讀DQ7會返回0，讀DQ6的返回值在0和1之間切換；當(dāng)內(nèi)部編程操作完成后，讀DQ7就會返回1，DQ6停止切換。因此需要在編程操作的程序中插入2次讀操作，如果2次讀的結(jié)果都是有效數(shù)據(jù)，才說明器件完成了編程操作。第37頁，共40頁，2022年，5月20日，19點(diǎn)34分，星期三Flash 接口配置舉例FLASH映射到CE1存儲空間，地址范圍0 x9000 00000 x9FFF FFFF。選擇16位數(shù)據(jù)總線時(shí)， Flash的BYTE輸入端被固定為高電平。