作業(yè)筆記及時所用軟件設(shè)計eda實驗概念復(fù)習(xí)

1、1、ASIC: ASIC是英文Application Specific Integrated Circuit的縮寫,其中文意思是“專用集成電路”，是面向?qū)ｉT用途的電路。區(qū)別于標準邏輯、通用存儲器、通用微處理器等電路。2、SOPC：SOPC是英文System On a Programmable Chip的縮寫,其中文意思是可編程片上系統(tǒng)，即采用可編程器件來完成一個系統(tǒng)的設(shè)計。3、CPLD：CPLD是英文Complex Programmable Logic Devices的縮寫,其中文意思是復(fù)雜可編程邏輯器件。是一種用戶可以對其進行編程的集成電路。4、HDL： HDL是英文Hardware Des

2、cription Language的縮寫，其中文意思是硬件描述語言。5、ISP： ISP是英文In System Programmability的縮寫，其中文意思是在系統(tǒng)編程，即是指對器件、電路板、整個電子系統(tǒng)進行邏輯重構(gòu)和修改功能的能力。這種重構(gòu)可以在制造之前、制造過程中、甚至在交付用戶使用之后進行。FPGA：FPGA是英文Field Programmable Gate Array的縮寫,其中文意思是現(xiàn)場可編程門陣列，是一種用戶可以對其進行編程的集成電路。1.MAX7000主要由以下五個部分組成：邏輯陣列塊（LAB）宏單元擴展乘積項可編程連線陣列（PIA）I/O控制塊2.PLD器件的發(fā)展演變

3、過程，按時間先后順序排列是：PROM,PLA,PAL,CPLD。3.簡述什么是基于查找表的可編程邏輯結(jié)構(gòu)，其實現(xiàn)邏輯功能的原理是什么？基于查找表的可編程邏輯器件的功能是通過查找表來實現(xiàn)的。查找表（Look-Up-Table）簡稱為LUT，LUT本質(zhì)上就是一個RAM。 目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM。 當用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM,這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。5、

4、FPGA和CPLD的不同之處主要有：（1） 結(jié)構(gòu)比較 FPGA的邏輯塊是CLB,其扇入小，一般為4個，輸出變量為1。每個芯片中有成千上萬這樣的單元。CPLD中的邏輯塊的扇入大，通常有幾十個輸入和一二十個輸出，每個芯片分為幾塊或十幾塊。這種粗大的分塊結(jié)構(gòu)在使用時沒有FPGA靈活。（2）邏輯塊的互聯(lián)結(jié)構(gòu)不同 FPGA的互連采用的是分布式的，其延時與系統(tǒng)的布局布線有很大的關(guān)系。CPLD的邏輯塊間的互聯(lián)是集總式的開關(guān)元件，其特點是等延時的。這種結(jié)構(gòu)對設(shè)計的預(yù)測性較好。（3） 配置方式 CPLD一般是基于EPROM結(jié)構(gòu)的，其程序被下載到芯片后，掉電也不會丟失；FPGA多數(shù)是基于SRAM的查找表結(jié)構(gòu)，其程

5、序是燒寫到外置的flash芯片內(nèi)，每次上電的時候下載到芯片內(nèi)部，掉電后就丟失的。（4）集成度不同F(xiàn)PGA的門數(shù)較CPLD多。CPLD：500 50000門；FPGA：1K 10M 門 結(jié)論：由于結(jié)構(gòu)的差異，CPLD多用于控制密集型系統(tǒng)，F(xiàn)PGA多用于數(shù)據(jù)密集型。 CPLD多用于門數(shù)需求較少的設(shè)計中， FPGA多用于門數(shù)要求多的時序設(shè)計中。4、在VHDL語言中，子程序有哪兩種類型？它們之間有何異同？進程和子程序的區(qū)別是什么?（1）子程序分為函數(shù)和過程兩種類型。（2）過程（Procedure）有0個或多個 in、inout、或 out 參數(shù)?？色@得多個返回值；函數(shù)（Function）：有 0 個或多個 in 參數(shù)，一個 return 值。只能獲得一個返回值。過程可作為一種獨立的語句結(jié)構(gòu)而單獨存在，函數(shù)通常作為表達式的一部分來調(diào)用。（3）子程序不能從結(jié)構(gòu)體的其余部分直接讀寫信號。所有通信都是通過子程序的接口來完成的