微機(jī)原理與接口技術(shù)第2章課件

第2章中央處理器'''第2章中央處理器'''1

本章介紹微型計算機(jī)的核心部件CPU，這一部分的重點(diǎn)內(nèi)容如下：1、8086/8088CPU的內(nèi)部結(jié)構(gòu)、外部引腳功能及與其它部件的連接（編程結(jié)構(gòu)、功能結(jié)構(gòu)、引腳功能與CPU子系統(tǒng)）2、8086/8088CPU的總線周期時序（最大/小模式下的總線讀周期、總線寫周期、中斷響應(yīng)周期、總線請求和總操作授予時序等）本章還將簡要介紹如下的內(nèi)容：80186～Pentium4～超線程處理器和雙核處理器的發(fā)展和繼繼承。'''本章介紹微型計算機(jī)的核心部件CPU，這一部22.18086/8088CPU1978年,Inter公司推出了8086CPU，這是一種當(dāng)時最先進(jìn)的高性能的16位的微處理器，為了適應(yīng)市場，1981年Intel在1981年推出準(zhǔn)16位的微處理器8088CPU。2.1.18086/8088CPU的主要特征8086和8088的不同之處

A.8086CPU內(nèi)部的指令隊列為6字節(jié),而8088為4字節(jié)的指令隊列.B.8086和8088CPU的內(nèi)部數(shù)據(jù)總線寬度都為16位，但8086對外的數(shù)據(jù)總線寬度是16位，而8088對外的數(shù)據(jù)總線寬度是8位。'''2.18086/8088CPU1978年,Inter32.8086/8088CPU的主要特征

8086/8088CPU是大規(guī)模集成電路芯片，其中包含有29000多個晶體管。采用雙列直插式封裝，有40個外接引腳，使用+5伏電壓供電，CPU的時鐘頻率可采用5M、8M或者10M。這是它在電子學(xué)方面的特征，從計算機(jī)科學(xué)方面來看，它有如下的的功能特征：1）指令系統(tǒng)較完備，有100多條基本指令。2）*尋址方式靈活多樣，指令的基本尋址方式有順序?qū)ぶ?、相對尋?種，數(shù)據(jù)的基本尋址方式立即數(shù)尋址、寄存器尋址、存儲器尋址三種3）使用20位地址線對存儲器尋址，存儲器的物理容量可達(dá)1MB。'''2.8086/8088CPU的主要特征'''44）使用16位的地址線對I/O端口尋址，I/O端口數(shù)可達(dá)64KB。5）片內(nèi)數(shù)據(jù)總線都是16位的，8086的系統(tǒng)數(shù)據(jù)總線也是16位，但8088的系統(tǒng)數(shù)據(jù)總線是8位的。6）具有軟件中斷和硬件中斷（可屏蔽中斷、非屏蔽中斷）的處理能力，中斷源可以多達(dá)256個（即中斷號可以有256個）。7）*具有最大模式和最小模式這兩種工作模式，在最大模式下，允許系統(tǒng)中存在其它的處理器（控制器或稱總線主模塊），在總線控制器8288的協(xié)助下，系統(tǒng)具有協(xié)調(diào)管理總線的能力。8）具有出讓總線，配合DMA控制器的請求，由DMA控制器控制總線，進(jìn)行DMA傳送的功能。9）向下兼容8080/8085指令。'''4）使用16位的地址線對I/O端口尋址，I/O端口數(shù)可達(dá)6452.1.28086/8088的編程結(jié)構(gòu)這一部分內(nèi)容我們已經(jīng)學(xué)過了,這里略過。'''2.1.28086/8088的編程結(jié)構(gòu)這一部分內(nèi)容我們62.1.38086/8088CPU的功能結(jié)構(gòu)'''2.1.38086/8088CPU的功能結(jié)構(gòu)'''7*從8086/8088CPU的功能結(jié)構(gòu)圖可以看出,這個芯片的內(nèi)部按功能劃分成執(zhí)行單元（EU）和總線接口單元（BIU）兩個相對獨(dú)立的部件。EU負(fù)責(zé)指令的執(zhí)行，BIU負(fù)責(zé)片內(nèi)總線與系統(tǒng)總線之間信息（指令、狀態(tài)、數(shù)據(jù)）的傳送控制。這里需要指出的是，在IBM/PCXT微機(jī)出現(xiàn)之前，所有計算機(jī)在執(zhí)行指令時的取指令和執(zhí)行指令這兩個步驟一定是串行執(zhí)行的，而8086/8088CPU中使用了指令隊列技術(shù)之后，才使EU和BIU有可能并行工作。（所以說：獨(dú)立是相對的，并行是部分的。）'''*從8086/8088CPU的功能結(jié)構(gòu)圖可以看出,這個芯片81、*執(zhí)行單元執(zhí)行單元中的部件主要由馮諾伊曼體系結(jié)構(gòu)中的運(yùn)算器和控制器的主要部分構(gòu)成。運(yùn)算器主要由算術(shù)邏輯運(yùn)算單元ALU，暫存寄存器A、B，標(biāo)志寄存器F，8個通用寄存器AX、BX、CX、DX、SP、BP、SI、DI。（1）ALU的核心是16位的全加器和16位邏輯與移位寄存器所組成，其主要功能是執(zhí)行各種算術(shù)和邏輯運(yùn)算并將結(jié)果送到指定的某一通用寄存器中，同時它還要將運(yùn)算中的一些狀態(tài)反饋到標(biāo)志寄存器中。當(dāng)然，它還要負(fù)責(zé)16位的有效地址的運(yùn)算。'''1、*執(zhí)行單元'''9（2）用寄存器組（略）（3）狀態(tài)標(biāo)志寄存器F（略）（4）EU控制器

EU控制器繼承了傳統(tǒng)計算機(jī)控制器的大部分功能：指令譯碼、時序微操作控制信號的產(chǎn)生與發(fā)布等，直接控制EU本身和CPU的其它部件完成指令所規(guī)定的功能。（傳統(tǒng)CPU的控制器控制CPU和計算機(jī)的其它部件）'''（2）用寄存器組（略）'''102.總線接口單元BIU*微機(jī)在工作時，總是有許多信息需要在CPU和存儲器及I/O設(shè)備之間進(jìn)行傳輸，如CPU需要到存儲器取指令、數(shù)據(jù)，CPU需要將運(yùn)算結(jié)果存儲到存儲器或傳送到某外部設(shè)備等。8086以前的微機(jī)對這些傳輸?shù)目刂菩盘柸縼碇贑PU內(nèi)的控制器。8086以后的微機(jī)對此作為改進(jìn)，對CPU內(nèi)部各部件的控制信號直接來之于EU控制器，而對CPU外的存儲器，I/O接口的控制信號則來之于總線控制器。

*總線接口單元的功能是在“CPU與存儲器、I/O接口電路進(jìn)行信息傳輸”時起控制作用。當(dāng)然通過后面章節(jié)的學(xué)習(xí)，我們還會知道，CPU在必要的時候，還會將這個總線控制權(quán)出讓給系統(tǒng)中的其它主控設(shè)備。'''2.總線接口單元BIU'''11前面已經(jīng)說過，總線接口單元BIU的工作是控制指揮CPU和存儲器及I/O接口之間的信息交換工作。這些工作的各個細(xì)節(jié)是由BIU中的幾個電路實(shí)現(xiàn)的。（1）地址加法器∑它將16位的段基值左移4位后與從16位的內(nèi)部數(shù)總線送來的偏移地址值相加后形成20位的物理地址送到地址總線，用于對存儲器的尋址。如果是計算的是指令地址，則16位的偏移地址一般來之于IP寄存器。

BIU內(nèi)部的4個段寄存器、一個IP指令指針寄存器的功能作用這里就不再講了。（2）指令隊列緩沖器（6或4字節(jié)）這里一個先進(jìn)先出的指令隊列，用于保存從存儲器中取出的的若干條指令。*（這個部件不負(fù)責(zé)指令分析，這里存放的是未譯碼的指令。）由于總線部件中安排了這個指令隊列緩沖器，EU要執(zhí)行指令時，是從這個隊列中取指令，而不必到存儲器取指令，所以EU在執(zhí)行指令時，BIU仍然可以利用總線到存儲器取指令，這樣就實(shí)現(xiàn)了EU和BIU的并行工作，使計算機(jī)的工作效率得到成倍的提升。但我們決不能因?yàn)檫@一點(diǎn)就說8086/8088是流水CPU。'''前面已經(jīng)說過，總線接口單元BIU的工作是控制指揮CPU和存儲122.1.4流水線技術(shù)'''2.1.4流水線技術(shù)'''13圖2-3（B）8086/8088CPU并行處理示意圖8086/8088CPU是CISCCPU，它對不同指令的執(zhí)行步驟和執(zhí)行時間是不相同的，甚至指令長度都不相同，所以無法構(gòu)成真正的流水計算機(jī)。'''圖2-3（B）8086/8088CPU并行處理示意圖8014取指1取指2取指3取指4取指5取指6取指7取指8取指9取指10取指11取指12譯碼1譯碼2譯碼3譯碼4譯碼5譯碼6譯碼7譯碼8譯碼9譯碼10譯碼11取數(shù)1取數(shù)2取數(shù)3取數(shù)4取數(shù)5取數(shù)6取數(shù)7取數(shù)8取數(shù)9取數(shù)10執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5執(zhí)行6執(zhí)行7執(zhí)行8執(zhí)行9存數(shù)1存數(shù)2存數(shù)3存數(shù)4存數(shù)5存數(shù)6存數(shù)7存數(shù)8取指部件譯碼部件取數(shù)部件執(zhí)行部件存儲結(jié)果部件取指1譯碼1取數(shù)1執(zhí)行1存數(shù)1取指2譯碼2取數(shù)2執(zhí)行2存數(shù)2取指3譯碼3非流水執(zhí)行情況圖2-3C五級流水計算機(jī)流水示意圖要求，指令碼長相等，每條指令有相同的執(zhí)行步驟，每個步驟執(zhí)行時間相等。精簡指令集（RISC）計算機(jī)符合上述要求。（但流水機(jī)并不一定是RISC機(jī)。）'''取指1取指2取指3取指4取指5取指6取指7取指8取指9取指1152.1.58086/8088CPU的最大模式和最小模式1.8086CPU的最小模式子系統(tǒng)圖2.1.5-18086CPU的最小模式子系統(tǒng)*注意:MN/MX的接法,這里接高電平,若是最大模式系統(tǒng),應(yīng)接低電平,否則系統(tǒng)不能正確工作。'''2.1.58086/8088CPU的最大模式和最小模式116使用8086CPU構(gòu)成一個最小模式子系統(tǒng)，需要有以下的最基本的配套芯片：

1）8086CPU芯片一片

2）8082(或74LS373)地址鎖存器三片

3）8286(或74LS245)數(shù)據(jù)總線收發(fā)器二片

4）8284時鐘發(fā)生器一片

5）數(shù)據(jù)存儲器芯片若干片

6）必要的輸入輸出設(shè)備接口電路'''使用8086CPU構(gòu)成一個最小模式子系統(tǒng)，需要有以下的最基本172、處于最大模式下的8086CPU子系統(tǒng)所謂最大模式：即系統(tǒng)中除了8086這一個主CPU外，還存在其它可以控制總線的從CPU，如：8087（浮點(diǎn)運(yùn)算器），8089IOP（通道處理器）等，由于電路中有了多個的需要控制總線的設(shè)備，這就要有一個總線控制器，INTER公司提供的8288總線控制器，就是專為8086配套使用的芯片。所以，當(dāng)8086處于最大模式下，除了必須要有最小模式下的那些基本配置外，電路中還必須要有一片8288總線控制器，總線控制器有的時候是要代替主CPU進(jìn)行發(fā)號施令的。'''2、處于最大模式下的8086CPU子系統(tǒng)'''18圖2.1.5-2最大模式下的8086CPU子系統(tǒng)

比最小模式多出了一片的8288總線控制器,CPU不再直接發(fā)出對系統(tǒng)總線對存儲器I/O接口的控制信號,而僅發(fā)出S0、S1、S2三位總線狀態(tài)信號給8288，然后由8288對總線及存儲器，I/O端口進(jìn)行控制。'''圖2.1.5-2最大模式下的8086CPU子系統(tǒng)192.1.68086/8088CPU芯片引腳功能介紹

8088的第28號引腳為IO/M極性與8086的相反8088的數(shù)據(jù)總線只有8位。'''2.1.68086/8088CPU芯片引腳功能介紹

8020*8086/8088共有40個引腳，我們把這些引腳分成二個部分：1、保證CPU能夠正常工作的+5V電源線引腳1個、接地線引腳2個，復(fù)位信號RESET引腳1個，CPU時鐘信號輸入引腳（CLK）1個，工作模式選引腳（MN/MX）1個，一共6個。這6個引腳的信號全部由外部輸入，且不可懸空。2、與計算機(jī)系統(tǒng)總線相連的地址線/數(shù)據(jù)線，地址線/狀態(tài)線復(fù)用引腳、用于控制用的命令信號線和外部請求信號線、外部狀態(tài)信號線等。這34個引腳有的用于向CPU輸入信息，有的用于CPU向外部發(fā)送命令及工作狀態(tài)，有的用于地址及數(shù)據(jù)的傳送等。有的是單向信息引腳，有的是雙向信息引腳，有的甚至是三態(tài)引腳。下面,我們先全面的介紹8086CPU處于最小模式下的引腳功能，然后再介紹最大模式下引腳功能的一些變化情況。當(dāng)然，也要指出8088與8086的不同之處。

'''*8086/8088共有40個引腳，我們21三態(tài)引腳功能介紹：'''三態(tài)引腳功能介紹：'''22Vcc：(40)電源信號。這是供給8086/8088芯片電源的，電源引腳Vc。接入電壓為＋5V。接地線（1號引腳和20號引腳）CLK：(19)時鐘信號，輸入信號,CLK來源于8284時鐘發(fā)生器，8088的CLK時鐘頻率f=5MHz,即時鐘周期T為200ns,時鐘信號CLK用于在8086/8088CPU和8288總線控制器中產(chǎn)生時序信號，控制8086/8088內(nèi)部和總線設(shè)備按時序操作。

8086的時鐘頻率=5MHz8088的時鐘頻率=5MHz8086-1的時鐘頻率=8MHz8086-2的時鐘頻率=10MHz1.保證CPU能正常工作的5個引腳'''Vcc：(40)電源信號。這是供給8086/8088芯片電234）RESET：(21)

復(fù)位信號，輸入。RESET來源于8284時鐘發(fā)生器，當(dāng)它為高電平時完成CPU復(fù)位，RESET信號必須保持有效（高電平）至少4個時鐘周期，才可以完成CPU內(nèi)部的復(fù)位過程。復(fù)位的工作包含將CS置為0FFFFH和將IP置為0000H，復(fù)位后，即當(dāng)RESET信號由高變低時，8086/8088重新啟動執(zhí)行，此時，CPU將從CS：IP形成的存儲器物理地址去取第一條指令，從而開始執(zhí)行程序的工作。5）MN/MX(33)

單向輸入引腳，當(dāng)其為高電平時，CPU工作于最小模式，當(dāng)其為低電平時，CPU工作于最大模式。'''4）RESET：(21)'''24與系統(tǒng)三總線相連的34個引腳1）AD15～AD0，（2~16、39）十六條的地址/數(shù)據(jù)分時復(fù)用線，三態(tài)功能，作為地址線時為單向輸出，作為數(shù)據(jù)線時為雙向（輸入/輸出）。如為8088CPU，則數(shù)據(jù)線僅使用低8位。其高8位A15～A8為地址線專用。2）AD19/S6～AD16/S3（35~38）高4位地址/狀態(tài)復(fù)用線，三態(tài)功能，單向輸出。S4，S3的含義如表4-2所示，S5=1，表示當(dāng)前IF=1，CPU處于允許可屏蔽中斷狀態(tài)，S5=0，表示當(dāng)前IF=0，CPU處于禁止可屏蔽中斷狀態(tài)。S6=0，表示當(dāng)前CPU正與系統(tǒng)總線相連，S6=1，表示當(dāng)前CPU與系統(tǒng)總線的關(guān)系處于懸空狀態(tài)。'''與系統(tǒng)三總線相連的34個引腳'''253）BHE/S7：（8086的34#引腳）*高8位數(shù)據(jù)總線允許/狀態(tài)線，輸出信號，低電平有效。BHE僅用于8086。讀寫存儲器時，BHE和A0配合使用，詳見下圖。S7沒有定義。BHEA0傳送字節(jié)所用數(shù)據(jù)引腳00同時傳送高、低兩個字節(jié)AD15~AD001傳送奇地址單元(高字節(jié))AD15~AD810傳送偶地址單元(低字節(jié))AD7~AD011不傳送'''3）BHE/S7：（8086的34#引腳）*高8位數(shù)據(jù)總線允264）RD（32）：讀命令線，單向輸出，三態(tài)，低電平有效，用于將選定的存儲單元或外設(shè)端口中的數(shù)據(jù)讀出到數(shù)據(jù)總線。5）HOLD（31）：總線請求信號線，單向輸入，高電平有效，若系統(tǒng)中有且僅有一片的從處理器，其若要使用總線，必須從該引腳向CPU提出總線請求。6）HLDA（30）：總線應(yīng)答信號線，單向輸出，高電平有效，CPU在接到HOLD信號時，向從處理器發(fā)出的總線應(yīng)答信號，若該線為高電平時，CPU從內(nèi)部將所有的三態(tài)總線斷開，使其處于高阻抗?fàn)顟B(tài)，同時協(xié)處理器接管總線控制權(quán)。7）WR寫命令線（29）：單向輸出，三態(tài)，低電平有效，用于對選定的存儲單元或外設(shè)端口進(jìn)行寫入操作。8）M/IO存儲器/外設(shè)選擇信號線（28），單向輸出，三態(tài)，高電平時，表示當(dāng)前地址信息對存儲器操作，低電平時表示當(dāng)前的地址信息對外設(shè)端口操作。向總線上發(fā)出地址信號和控制信號,從而控制總線的模塊叫作總線主模塊（又叫系統(tǒng)主模塊）。通常CPU是總線主模塊，此外最常見的總線主模塊是DMA（直接存儲器訪問）控制器。'''4）RD（32）：讀命令線，單向輸出，三態(tài)，低電平有效，279）DT/R（27）：數(shù)據(jù)流向控制線，單向輸出，三態(tài)，用于對總線收發(fā)器進(jìn)行數(shù)據(jù)流向控制。高電平時控制數(shù)據(jù)從CPU流向存儲器或I/O端口，低電平時控制數(shù)據(jù)從存儲器或外設(shè)端口流向CPU。10）DEN（26）：單向輸出，三態(tài)，這是CPU提供給數(shù)據(jù)總線收發(fā)器的一個控制信號，其為低電平有效時，表示CPU正在和存儲器或I/O交換數(shù)據(jù)。當(dāng)DMA控制器為主控模塊時，其引腳處于高阻態(tài)（第三態(tài)）。該引腳和DT/R引腳都用于對數(shù)據(jù)總線收發(fā)器進(jìn)行控制。 11）ALE（25）：地址鎖存允許信號，單向輸出，在每一個總線周期的T1時鐘周期輸出高電平有效信號，供地址鎖存器鎖存地址信息。在T2及以后的時鐘周期無效。'''9）DT/R（27）：數(shù)據(jù)流向控制線，單向輸出，三態(tài)，2812）INTA(24)中斷響應(yīng)信號，低電平有效，三態(tài)輸出，當(dāng)CPU接到外設(shè)接口的可屏蔽中斷請求后，經(jīng)分析判斷后，認(rèn)為應(yīng)該響應(yīng)該中斷請求，CPU會通過該引腳向中斷控制器8259發(fā)出二次的INTA信號作為應(yīng)答。13）INTR(18)中斷請求信號輸入引腳，高電平有效，若從該引腳輸入一個高電平信號，CPU就認(rèn)為外部有一個中斷請求產(chǎn)生，一般情況，這個信號來之于8259A中斷控制器。14）NMI(17)不可屏蔽中斷輸入引腳，高電平有效，若從該引腳輸入一個高電平，CPU認(rèn)為產(chǎn)生了不可屏蔽中斷請求。15）READY(22)準(zhǔn)備好信號，單向輸入，對于一些慢速的存儲器芯片或外設(shè)，CPU無法在一個讀/寫總線周期內(nèi)完成對其的讀/寫操作，一般要在T3狀態(tài)之后插入TW狀態(tài)，直到在READY引腳處檢測到高電平的就緒信號才轉(zhuǎn)入T4狀態(tài)，結(jié)束讀寫操作。'''12）INTA(24)中斷響應(yīng)信號，低電平有效，三態(tài)輸出2916）TEST(23)測試信號引腳，輸入信號，低電平有效。這是用來測試8087協(xié)處理器工作狀態(tài)的信號引腳，以使8086和8087協(xié)同工作。若TEST=0，8087當(dāng)前不工作，則8086繼續(xù)執(zhí)行下一條指令；若TEST=1，表示8087正在工作，此時8086執(zhí)行WAIT指令，等待8087工作結(jié)束。'''16）TEST(23)測試信號引腳，輸入信號，低電平有效。30最大模式下的引腳功能在最大模式下，僅有24～31這八條引腳的功能發(fā)生了變化，其它引腳沒有變化，下面對這八條引腳作說明：1）31、30這兩條引腳的功能為RQ/GT0、RQ/GT1，每一條都為一個類似于DMA控制器的從處理器服務(wù)，當(dāng)它們要使用總線時，從RQ/GT0或RQ/GT1向CPU提出總線請求，CPU的應(yīng)答信號仍從原線送出。2）LOCK(29)：總線封鎖信號，低電平有效，輸出信號；三態(tài)。IBMPC/XT微型計算機(jī)的CPU和DMA可分別管理總線，當(dāng)CPU管理總線時，LOCK為低電平，表示總線封鎖，禁止DMA使用總線；LOCK為高電平表示不封鎖。當(dāng)DMA管理總線時，LOCK為浮空高阻。'''最大模式下的引腳功能'''313)S2,S1,S0狀態(tài)線(26~28)：三態(tài)輸出。這是CPU提供給8288總線控制器用來產(chǎn)生總線控制信號的?？刂菩盘柊ù鎯ζ髯x／寫信號，I/O讀／寫信號等，見表2-1。'''3)S2,S1,S0狀態(tài)線(26~28)：三態(tài)輸出。這324）QS1、QS0：指令隊列狀態(tài)信號，輸出。QS1,QS0兩個信號組合起來提供了前一個時鐘周期（即總線周期的前一個狀態(tài)）中指令隊列的狀態(tài)，以便外部（如8087）對8086/8088CPU內(nèi)部指令隊列的操作跟蹤。見表2-2'''4）QS1、QS0：指令隊列狀態(tài)信號，輸出。QS1,QS338088最小模式下的總線狀態(tài)

最小模式下引腳（8088)1)M/IO：當(dāng)M/IO=0時，選擇M；當(dāng)IO/M=1時，選擇I/O端口

2)DT/R：數(shù)據(jù)發(fā)送／接收選擇信號。DT/R=0，接收數(shù)據(jù)，表示輸入或者讀；DT/R＝1，發(fā)送數(shù)據(jù)，表示輸出或者寫。

3)SS0：系統(tǒng)狀態(tài)信號。在最小模式下，這三個信號引腳的組合意義參見表2-30'''8088最小模式下的總線狀態(tài)最小模式下引腳（8088)342.1.7CPU對存儲器的管理

8086/8088對CPU的管理采用分段管理方法，在匯編語言課程中已十分詳細(xì)的講過，這里不講了。'''2.1.7CPU對存儲器的管理'''352.2CPU子系統(tǒng)

8086/8088CPU芯片在具體應(yīng)用中有最小模式和最大模式這兩種用法。我們在前面已經(jīng)給出這兩種模式的CPU子系統(tǒng)，IBMPC/XT機(jī)型工作在最大模式下。2.2.18284時鐘信號發(fā)生器向CPU提供一個占空比為1：2的頻率信號，CPU及微機(jī)中的各部件的時序信號都是以此為基準(zhǔn)。另外，8284還可輸出3倍頻的時鐘信號OSC(15Mhz)及計算機(jī)主頻的2分頻信號PCLK(2.5Mhz)。選擇不同的石英晶體可以得到不同的輸出頻率，如用于對8086/8088CPU的配套使用，則時鐘頻率應(yīng)為5MHz。2.為外部要送給CPU的復(fù)位（RES）和就緒信號（RDY）提供整形服務(wù)。'''2.2CPU子系統(tǒng)向CPU提供一個占空比為1：2的頻率信362.2.28288總線控制器和8289總線仲裁器*如果一臺微機(jī)系統(tǒng)中除了CPU之外，還有其它的一些可以控制和使用總線的協(xié)處理器（或叫主控模塊），則有必要在系統(tǒng)中增加一片8288總線控制器，有時還要再增加一片8289總線仲載器。下面我們分幾種情況展開。1）除CPU外，還有一片的8237DMA控制器，這種情況其實(shí)在最小模式下就可以，沒必要增加8288或8289芯片。因?yàn)?086/8088CPU具備在最小模式下和8237配合，協(xié)調(diào)管理總線的能力。（HOLD和HLDA兩個引腳與其片內(nèi)的三態(tài)控制電路功能。）當(dāng)然要使用最大模式也可以。2）除CPU外，系統(tǒng)中還有一片的8237和一片的8089通道協(xié)處理器，系統(tǒng)必須工作于最大模式（要使用RQ/GT0、RQ/GT1），這時必須增加一片的8288總線控制器用于發(fā)送CPU在最小模式下的一些總線控制信號。

'''2.2.28288總線控制器和8289總線仲裁器'''373）除CPU外，系統(tǒng)中要使用一片8087進(jìn)行浮點(diǎn)數(shù)運(yùn)算，這時要增加一片的8288總線控制器，系統(tǒng)工作于最大模式。在這種配置下，系統(tǒng)中還可以增加兩片的協(xié)處理器，如8237DMA控制器，8089通道協(xié)處理器等。4）如果系統(tǒng)中協(xié)處理器個數(shù)比上面第三種的情況還要多，這時要進(jìn)行硬件級連操作，同時還要再增加一片的8289總線仲裁器對各處理器的總線請求進(jìn)行促裁。同學(xué)們通過圖2-4可以看出，8086/8088CPU在最小模式下，CPU是直接通過本身的相關(guān)引腳（24～31引腳）向存儲器或I/O接口發(fā)送各種總線操作控制命令的，而在最大模式下，CPU僅向8288發(fā)送S2、S1、S0三位狀態(tài)信號，8288再根據(jù)時序要求，向總線發(fā)送各種控制命令。'''3）除CPU外，系統(tǒng)中要使用一片8087進(jìn)行浮點(diǎn)數(shù)運(yùn)算，這時381.8288組成原理8288的任務(wù)是接收8086/8088CPU來的三位狀態(tài)信號,在CLK時鐘信號的配合下,在其內(nèi)部產(chǎn)生存儲器或I/O接口的讀/寫控制命令和各種總線控制信號。其外部引腳和內(nèi)部邏輯框圖如圖2-10所示。其內(nèi)部共分成4個部件。左邊兩個模塊為信號輸入及分析模塊，右邊兩個模塊為命令及控制信號產(chǎn)生模塊。下面對其相應(yīng)引腳作說明：'''1.8288組成原理8288的任務(wù)是接收839一、S2、S1、S0CPU來的總線狀態(tài)信號，輸入8288內(nèi)部的譯碼電路將其譯成表2-1中的相應(yīng)命令輸出。二、控制邏輯電路中的引腳1）CLK輸入，CPU的時鐘頻率。2）AEN來之于DMA控制器的控制信號，其為低平時允許8288工作，其為高電平時8288不輸出控制信號。3）CEN片選輸入端，CEN為高電平，AEN為低平時，8288才能正常工作。4）IOB8288的工作方式設(shè)定IOB=1，控制I/O總線，否則控制系統(tǒng)總線。'''一、S2、S1、S0CPU來的總線狀態(tài)信號，輸入40三命令發(fā)生器的輸出信號1）MRDC低電平有效的存儲器讀命令，300納秒的低電平脈沖信號。2）MWTC低電平有效的存儲器寫命令，300納秒的低電平脈沖信號。3）AMWC存儲器超前寫，與MWTC信號類似，只是提前一個時鐘周期輸出4）IORC外設(shè)端口讀命令5）IOWC外設(shè)端口寫命令6）AIOWCI/0端口超前寫，與IOWC信號類似，只是提前一個時鐘周期輸出7）INTA中斷響應(yīng)命令控制信號發(fā)生器發(fā)出的總線控制命令1）ALE地址鎖存命令2）DEN數(shù)據(jù)總線允許信號3）DT/R數(shù)據(jù)發(fā)送/接收信號4）MCE/PDEN：*當(dāng)8288工作系統(tǒng)總線方式，并且系統(tǒng)中又使用了多個中斷控制器8259A構(gòu)成的聯(lián)機(jī)時中斷系統(tǒng)，用MCE作為聯(lián)機(jī)允許信號。當(dāng)8288工作于I／O總線方式時，用PDEN作為允許信號。允許數(shù)據(jù)收發(fā)器為I／O總線使用。

如果8288工作于系統(tǒng)總線方式，有系統(tǒng)中未采用級聯(lián)中斷，則MCE／PDEN信號不用。在IBMPC/XT中就屬這種情況。

'''三命令發(fā)生器的輸出信號'''412.2.38087/80287/80387數(shù)據(jù)協(xié)處理器與8086/80286/80386配合工作,負(fù)責(zé)數(shù)據(jù)的高速處理。2.2.4一個典型的CPU子系統(tǒng)'''2.2.38087/80287/80387數(shù)據(jù)協(xié)處理器2.42CPU子系統(tǒng)的功能

CPU子系統(tǒng)（若包含了存儲器，則稱為微機(jī)主機(jī)）的功能是控制微型計算機(jī)的工作，即CPU子系統(tǒng)通過發(fā)出控制命令控制CPU與存儲器或I/O交換數(shù)據(jù)。它主要分成如下的5個步驟。1）*啟動和復(fù)位電源就緒---時序信號電路8284工作---在CLK信號、RESET信號的作用下CPU復(fù)位。2）取復(fù)位后的第一條指令等操作地址加法器送出0FFFF0H地址碼，IP指向下一條指令，總線控制器發(fā)出ALE有效信號，鎖存地址以準(zhǔn)確的選定該存儲單元---CPU或總線控制器發(fā)出讀命令讀取指令碼---CPU譯碼----執(zhí)行指令(JMPSTART)—更改當(dāng)前IP（跳轉(zhuǎn)到START處）。3）地址加法器送出有效地址碼，IP指向下一條指令，總線控制器發(fā)出ALE有效信號，鎖存地址以準(zhǔn)確的選定該存儲單元---CPU或總控制器發(fā)出讀命令讀取指令碼---CPU譯碼----執(zhí)行指令（這里的執(zhí)行可能是各種各樣的，如算術(shù)運(yùn)算、邏輯運(yùn)算、浮點(diǎn)運(yùn)算等，當(dāng)然在運(yùn)算器執(zhí)行運(yùn)算時還可能要到存儲器/外設(shè)取數(shù)，運(yùn)算后可能還存數(shù)到存儲器/外設(shè)）。'''CPU子系統(tǒng)的功能'''434）發(fā)出操作數(shù)所在的存儲單元地址或外設(shè)端口號，M/IO線有效、ALE線有效，穩(wěn)定有效的鎖定相應(yīng)的存儲單元或外設(shè)端口。5）發(fā)出DEN信號、讀/寫（RD/WR）完成CPU對存儲器或外設(shè)的讀/寫。讀是CPU接收數(shù)據(jù)，寫是CPU發(fā)送數(shù)據(jù)，如果是8086子系統(tǒng)，在送出存儲器地址時還要給出有效的BHE信號。圖2-11CPU子系統(tǒng)原理圖說明詳見教材P29'''4）發(fā)出操作數(shù)所在的存儲單元地址或外設(shè)端口號，M/IO線有效444.用簡化后的CPU子系統(tǒng)邏輯框圖說明子系統(tǒng)在計算機(jī)的位置.微機(jī)的核心、如再加上必要的電源、時序電路、存儲器芯片就是主機(jī)。'''4.用簡化后的CPU子系統(tǒng)邏輯框圖說明子系統(tǒng)在計算機(jī)的位452.2.5CPU的工作時序?yàn)榱耸褂嬎銠C(jī)的各個部件之間能夠有秩序的協(xié)調(diào)一致的工作,必須建立計算機(jī)的工作時序。我們知道，計算機(jī)最基本的時間標(biāo)準(zhǔn)是它的時鐘周期，時鐘周期與CLK時鐘頻率互成倒數(shù)關(guān)系，計算機(jī)所有的動作都是以它為標(biāo)準(zhǔn)，在它的節(jié)拍控制下操作的。

'''2.2.5CPU的工作時序'''46

1.微處理器的時序概念微處理器各個引腳上輸出的信號是與時間有關(guān)的，在不同的時間段里微處理器同一引腳上輸出的信號可能是不相同的，這些信號都受計算機(jī)中的一個時鐘信號發(fā)生器發(fā)出的一個統(tǒng)一的時鐘信號所控制。在這一時鐘信號的控制下微處理器是一個節(jié)拍一個節(jié)拍的工作的。從時序的角度考慮，微處理器在執(zhí)行指令時有三種周期：時鐘周期（節(jié)拍）、總線周期、指令周期。'''1.微處理器的時序概念'''472)總線周期：指的是微處理器讀/寫一次存儲器或I/O設(shè)備所要的時間，如讀總線周期、寫總線周期。通常一個總線周期由若干個時鐘周期所組成?？偩€周期有時也稱為機(jī)器周期3)指令周期：微處理器執(zhí)行一條指令所需要的時間，通常指令周期由若干個總線周期所組成。由于微處理器的指令眾多，每一條指令的復(fù)雜程度不同，所以所需的指令周期也不相同，我們不可以在這里針對不同的指令來討論指令周期，實(shí)際上也沒有這個必要，因?yàn)槊恳粭l指令周期都是由若干條總線周期所組成，復(fù)雜的指令所包含的總線周期多一點(diǎn)，而簡單的指令所包含的總周期少一點(diǎn)。所以我們只討論總線周期就可以明了微處理器與外部的時間關(guān)系。1)時鐘周期:微處理器時鐘頻率的倒數(shù)，一般以納秒計。如一臺計算機(jī)的時鐘頻率為5MHz,那么它的時鐘周期為２００納秒。8086/8088計算機(jī)時鐘的占空比為1/3，即一個時鐘周期內(nèi)高電平部分時間和低電平部分時間之比為1：2。'''2)總線周期：指的是微處理器讀/寫一次存儲器或I/O設(shè)備所48注：最大模式下存儲器讀周期與此也完全一樣'''注：最大模式下存儲器讀周期與此也完全一樣'''49''''''50''''''51早期四位機(jī)的讀總線周期'''早期四位機(jī)的讀總線周期'''52早期的四位機(jī)的寫總線周期'''早期的四位機(jī)的寫總線周期'''53（四）8086/8088總線周期時序與主要操作T1狀態(tài)、T2狀態(tài)、T3狀態(tài)、T4狀態(tài)TW狀態(tài)、TI狀態(tài)'''（四）8086/8088總線周期時序與主要操作T1狀態(tài)、T254最小模式下的總線讀周期'''最小模式下的總線讀周期'''55''''''56最大模式下的總線周期最大模式下的總線讀周期MRDC'''最大模式下的總線周期最大模式下的總線讀周期MRDC'''57最大模式下的總線寫周期'''最大模式下的總線寫周期'''58''''''593WAIT（等待狀態(tài)）需要外加一個硬件（等待狀態(tài)發(fā)生器）RDY經(jīng)8284同步后作用于CPU的READY引腳。'''3WAIT（等待狀態(tài)）需要外加一個硬件（等待狀態(tài)發(fā)生器）'604、中斷操作響應(yīng)周期'''4、中斷操作響應(yīng)周期'''615、總線請求和總線授予（保持）操作時序'''5、總線請求和總線授予（保持）操作時序'''622.380186CPU和80286CPU介紹先不講,讓學(xué)生自己閱讀2.432位微處理器先不講,讓學(xué)生自己閱讀'''2.380186CPU和80286CPU介紹'''638086/8088的存儲器組織'''8086/8088的存儲器組織'''64''''''65''''''66第2章中央處理器'''第2章中央處理器'''67

本章介紹微型計算機(jī)的核心部件CPU，這一部分的重點(diǎn)內(nèi)容如下：1、8086/8088CPU的內(nèi)部結(jié)構(gòu)、外部引腳功能及與其它部件的連接（編程結(jié)構(gòu)、功能結(jié)構(gòu)、引腳功能與CPU子系統(tǒng)）2、8086/8088CPU的總線周期時序（最大/小模式下的總線讀周期、總線寫周期、中斷響應(yīng)周期、總線請求和總操作授予時序等）本章還將簡要介紹如下的內(nèi)容：80186～Pentium4～超線程處理器和雙核處理器的發(fā)展和繼繼承。'''本章介紹微型計算機(jī)的核心部件CPU，這一部682.18086/8088CPU1978年,Inter公司推出了8086CPU，這是一種當(dāng)時最先進(jìn)的高性能的16位的微處理器，為了適應(yīng)市場，1981年Intel在1981年推出準(zhǔn)16位的微處理器8088CPU。2.1.18086/8088CPU的主要特征8086和8088的不同之處

A.8086CPU內(nèi)部的指令隊列為6字節(jié),而8088為4字節(jié)的指令隊列.B.8086和8088CPU的內(nèi)部數(shù)據(jù)總線寬度都為16位，但8086對外的數(shù)據(jù)總線寬度是16位，而8088對外的數(shù)據(jù)總線寬度是8位。'''2.18086/8088CPU1978年,Inter692.8086/8088CPU的主要特征

8086/8088CPU是大規(guī)模集成電路芯片，其中包含有29000多個晶體管。采用雙列直插式封裝，有40個外接引腳，使用+5伏電壓供電，CPU的時鐘頻率可采用5M、8M或者10M。這是它在電子學(xué)方面的特征，從計算機(jī)科學(xué)方面來看，它有如下的的功能特征：1）指令系統(tǒng)較完備，有100多條基本指令。2）*尋址方式靈活多樣，指令的基本尋址方式有順序?qū)ぶ?、相對尋?種，數(shù)據(jù)的基本尋址方式立即數(shù)尋址、寄存器尋址、存儲器尋址三種3）使用20位地址線對存儲器尋址，存儲器的物理容量可達(dá)1MB。'''2.8086/8088CPU的主要特征'''704）使用16位的地址線對I/O端口尋址，I/O端口數(shù)可達(dá)64KB。5）片內(nèi)數(shù)據(jù)總線都是16位的，8086的系統(tǒng)數(shù)據(jù)總線也是16位，但8088的系統(tǒng)數(shù)據(jù)總線是8位的。6）具有軟件中斷和硬件中斷（可屏蔽中斷、非屏蔽中斷）的處理能力，中斷源可以多達(dá)256個（即中斷號可以有256個）。7）*具有最大模式和最小模式這兩種工作模式，在最大模式下，允許系統(tǒng)中存在其它的處理器（控制器或稱總線主模塊），在總線控制器8288的協(xié)助下，系統(tǒng)具有協(xié)調(diào)管理總線的能力。8）具有出讓總線，配合DMA控制器的請求，由DMA控制器控制總線，進(jìn)行DMA傳送的功能。9）向下兼容8080/8085指令。'''4）使用16位的地址線對I/O端口尋址，I/O端口數(shù)可達(dá)64712.1.28086/8088的編程結(jié)構(gòu)這一部分內(nèi)容我們已經(jīng)學(xué)過了,這里略過。'''2.1.28086/8088的編程結(jié)構(gòu)這一部分內(nèi)容我們722.1.38086/8088CPU的功能結(jié)構(gòu)'''2.1.38086/8088CPU的功能結(jié)構(gòu)'''73*從8086/8088CPU的功能結(jié)構(gòu)圖可以看出,這個芯片的內(nèi)部按功能劃分成執(zhí)行單元（EU）和總線接口單元（BIU）兩個相對獨(dú)立的部件。EU負(fù)責(zé)指令的執(zhí)行，BIU負(fù)責(zé)片內(nèi)總線與系統(tǒng)總線之間信息（指令、狀態(tài)、數(shù)據(jù)）的傳送控制。這里需要指出的是，在IBM/PCXT微機(jī)出現(xiàn)之前，所有計算機(jī)在執(zhí)行指令時的取指令和執(zhí)行指令這兩個步驟一定是串行執(zhí)行的，而8086/8088CPU中使用了指令隊列技術(shù)之后，才使EU和BIU有可能并行工作。（所以說：獨(dú)立是相對的，并行是部分的。）'''*從8086/8088CPU的功能結(jié)構(gòu)圖可以看出,這個芯片741、*執(zhí)行單元執(zhí)行單元中的部件主要由馮諾伊曼體系結(jié)構(gòu)中的運(yùn)算器和控制器的主要部分構(gòu)成。運(yùn)算器主要由算術(shù)邏輯運(yùn)算單元ALU，暫存寄存器A、B，標(biāo)志寄存器F，8個通用寄存器AX、BX、CX、DX、SP、BP、SI、DI。（1）ALU的核心是16位的全加器和16位邏輯與移位寄存器所組成，其主要功能是執(zhí)行各種算術(shù)和邏輯運(yùn)算并將結(jié)果送到指定的某一通用寄存器中，同時它還要將運(yùn)算中的一些狀態(tài)反饋到標(biāo)志寄存器中。當(dāng)然，它還要負(fù)責(zé)16位的有效地址的運(yùn)算。'''1、*執(zhí)行單元'''75（2）用寄存器組（略）（3）狀態(tài)標(biāo)志寄存器F（略）（4）EU控制器

EU控制器繼承了傳統(tǒng)計算機(jī)控制器的大部分功能：指令譯碼、時序微操作控制信號的產(chǎn)生與發(fā)布等，直接控制EU本身和CPU的其它部件完成指令所規(guī)定的功能。（傳統(tǒng)CPU的控制器控制CPU和計算機(jī)的其它部件）'''（2）用寄存器組（略）'''762.總線接口單元BIU*微機(jī)在工作時，總是有許多信息需要在CPU和存儲器及I/O設(shè)備之間進(jìn)行傳輸，如CPU需要到存儲器取指令、數(shù)據(jù)，CPU需要將運(yùn)算結(jié)果存儲到存儲器或傳送到某外部設(shè)備等。8086以前的微機(jī)對這些傳輸?shù)目刂菩盘柸縼碇贑PU內(nèi)的控制器。8086以后的微機(jī)對此作為改進(jìn)，對CPU內(nèi)部各部件的控制信號直接來之于EU控制器，而對CPU外的存儲器，I/O接口的控制信號則來之于總線控制器。

*總線接口單元的功能是在“CPU與存儲器、I/O接口電路進(jìn)行信息傳輸”時起控制作用。當(dāng)然通過后面章節(jié)的學(xué)習(xí)，我們還會知道，CPU在必要的時候，還會將這個總線控制權(quán)出讓給系統(tǒng)中的其它主控設(shè)備。'''2.總線接口單元BIU'''77前面已經(jīng)說過，總線接口單元BIU的工作是控制指揮CPU和存儲器及I/O接口之間的信息交換工作。這些工作的各個細(xì)節(jié)是由BIU中的幾個電路實(shí)現(xiàn)的。（1）地址加法器∑它將16位的段基值左移4位后與從16位的內(nèi)部數(shù)總線送來的偏移地址值相加后形成20位的物理地址送到地址總線，用于對存儲器的尋址。如果是計算的是指令地址，則16位的偏移地址一般來之于IP寄存器。

BIU內(nèi)部的4個段寄存器、一個IP指令指針寄存器的功能作用這里就不再講了。（2）指令隊列緩沖器（6或4字節(jié)）這里一個先進(jìn)先出的指令隊列，用于保存從存儲器中取出的的若干條指令。*（這個部件不負(fù)責(zé)指令分析，這里存放的是未譯碼的指令。）由于總線部件中安排了這個指令隊列緩沖器，EU要執(zhí)行指令時，是從這個隊列中取指令，而不必到存儲器取指令，所以EU在執(zhí)行指令時，BIU仍然可以利用總線到存儲器取指令，這樣就實(shí)現(xiàn)了EU和BIU的并行工作，使計算機(jī)的工作效率得到成倍的提升。但我們決不能因?yàn)檫@一點(diǎn)就說8086/8088是流水CPU。'''前面已經(jīng)說過，總線接口單元BIU的工作是控制指揮CPU和存儲782.1.4流水線技術(shù)'''2.1.4流水線技術(shù)'''79圖2-3（B）8086/8088CPU并行處理示意圖8086/8088CPU是CISCCPU，它對不同指令的執(zhí)行步驟和執(zhí)行時間是不相同的，甚至指令長度都不相同，所以無法構(gòu)成真正的流水計算機(jī)。'''圖2-3（B）8086/8088CPU并行處理示意圖8080取指1取指2取指3取指4取指5取指6取指7取指8取指9取指10取指11取指12譯碼1譯碼2譯碼3譯碼4譯碼5譯碼6譯碼7譯碼8譯碼9譯碼10譯碼11取數(shù)1取數(shù)2取數(shù)3取數(shù)4取數(shù)5取數(shù)6取數(shù)7取數(shù)8取數(shù)9取數(shù)10執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5執(zhí)行6執(zhí)行7執(zhí)行8執(zhí)行9存數(shù)1存數(shù)2存數(shù)3存數(shù)4存數(shù)5存數(shù)6存數(shù)7存數(shù)8取指部件譯碼部件取數(shù)部件執(zhí)行部件存儲結(jié)果部件取指1譯碼1取數(shù)1執(zhí)行1存數(shù)1取指2譯碼2取數(shù)2執(zhí)行2存數(shù)2取指3譯碼3非流水執(zhí)行情況圖2-3C五級流水計算機(jī)流水示意圖要求，指令碼長相等，每條指令有相同的執(zhí)行步驟，每個步驟執(zhí)行時間相等。精簡指令集（RISC）計算機(jī)符合上述要求。（但流水機(jī)并不一定是RISC機(jī)。）'''取指1取指2取指3取指4取指5取指6取指7取指8取指9取指1812.1.58086/8088CPU的最大模式和最小模式1.8086CPU的最小模式子系統(tǒng)圖2.1.5-18086CPU的最小模式子系統(tǒng)*注意:MN/MX的接法,這里接高電平,若是最大模式系統(tǒng),應(yīng)接低電平,否則系統(tǒng)不能正確工作。'''2.1.58086/8088CPU的最大模式和最小模式182使用8086CPU構(gòu)成一個最小模式子系統(tǒng)，需要有以下的最基本的配套芯片：

1）8086CPU芯片一片

2）8082(或74LS373)地址鎖存器三片

3）8286(或74LS245)數(shù)據(jù)總線收發(fā)器二片

4）8284時鐘發(fā)生器一片

5）數(shù)據(jù)存儲器芯片若干片

6）必要的輸入輸出設(shè)備接口電路'''使用8086CPU構(gòu)成一個最小模式子系統(tǒng)，需要有以下的最基本832、處于最大模式下的8086CPU子系統(tǒng)所謂最大模式：即系統(tǒng)中除了8086這一個主CPU外，還存在其它可以控制總線的從CPU，如：8087（浮點(diǎn)運(yùn)算器），8089IOP（通道處理器）等，由于電路中有了多個的需要控制總線的設(shè)備，這就要有一個總線控制器，INTER公司提供的8288總線控制器，就是專為8086配套使用的芯片。所以，當(dāng)8086處于最大模式下，除了必須要有最小模式下的那些基本配置外，電路中還必須要有一片8288總線控制器，總線控制器有的時候是要代替主CPU進(jìn)行發(fā)號施令的。'''2、處于最大模式下的8086CPU子系統(tǒng)'''84圖2.1.5-2最大模式下的8086CPU子系統(tǒng)

比最小模式多出了一片的8288總線控制器,CPU不再直接發(fā)出對系統(tǒng)總線對存儲器I/O接口的控制信號,而僅發(fā)出S0、S1、S2三位總線狀態(tài)信號給8288，然后由8288對總線及存儲器，I/O端口進(jìn)行控制。'''圖2.1.5-2最大模式下的8086CPU子系統(tǒng)852.1.68086/8088CPU芯片引腳功能介紹

8088的第28號引腳為IO/M極性與8086的相反8088的數(shù)據(jù)總線只有8位。'''2.1.68086/8088CPU芯片引腳功能介紹

8086*8086/8088共有40個引腳，我們把這些引腳分成二個部分：1、保證CPU能夠正常工作的+5V電源線引腳1個、接地線引腳2個，復(fù)位信號RESET引腳1個，CPU時鐘信號輸入引腳（CLK）1個，工作模式選引腳（MN/MX）1個，一共6個。這6個引腳的信號全部由外部輸入，且不可懸空。2、與計算機(jī)系統(tǒng)總線相連的地址線/數(shù)據(jù)線，地址線/狀態(tài)線復(fù)用引腳、用于控制用的命令信號線和外部請求信號線、外部狀態(tài)信號線等。這34個引腳有的用于向CPU輸入信息，有的用于CPU向外部發(fā)送命令及工作狀態(tài)，有的用于地址及數(shù)據(jù)的傳送等。有的是單向信息引腳，有的是雙向信息引腳，有的甚至是三態(tài)引腳。下面,我們先全面的介紹8086CPU處于最小模式下的引腳功能，然后再介紹最大模式下引腳功能的一些變化情況。當(dāng)然，也要指出8088與8086的不同之處。

'''*8086/8088共有40個引腳，我們87三態(tài)引腳功能介紹：'''三態(tài)引腳功能介紹：'''88Vcc：(40)電源信號。這是供給8086/8088芯片電源的，電源引腳Vc。接入電壓為＋5V。接地線（1號引腳和20號引腳）CLK：(19)時鐘信號，輸入信號,CLK來源于8284時鐘發(fā)生器，8088的CLK時鐘頻率f=5MHz,即時鐘周期T為200ns,時鐘信號CLK用于在8086/8088CPU和8288總線控制器中產(chǎn)生時序信號，控制8086/8088內(nèi)部和總線設(shè)備按時序操作。

8086的時鐘頻率=5MHz8088的時鐘頻率=5MHz8086-1的時鐘頻率=8MHz8086-2的時鐘頻率=10MHz1.保證CPU能正常工作的5個引腳'''Vcc：(40)電源信號。這是供給8086/8088芯片電894）RESET：(21)

復(fù)位信號，輸入。RESET來源于8284時鐘發(fā)生器，當(dāng)它為高電平時完成CPU復(fù)位，RESET信號必須保持有效（高電平）至少4個時鐘周期，才可以完成CPU內(nèi)部的復(fù)位過程。復(fù)位的工作包含將CS置為0FFFFH和將IP置為0000H，復(fù)位后，即當(dāng)RESET信號由高變低時，8086/8088重新啟動執(zhí)行，此時，CPU將從CS：IP形成的存儲器物理地址去取第一條指令，從而開始執(zhí)行程序的工作。5）MN/MX(33)

單向輸入引腳，當(dāng)其為高電平時，CPU工作于最小模式，當(dāng)其為低電平時，CPU工作于最大模式。'''4）RESET：(21)'''90與系統(tǒng)三總線相連的34個引腳1）AD15～AD0，（2~16、39）十六條的地址/數(shù)據(jù)分時復(fù)用線，三態(tài)功能，作為地址線時為單向輸出，作為數(shù)據(jù)線時為雙向（輸入/輸出）。如為8088CPU，則數(shù)據(jù)線僅使用低8位。其高8位A15～A8為地址線專用。2）AD19/S6～AD16/S3（35~38）高4位地址/狀態(tài)復(fù)用線，三態(tài)功能，單向輸出。S4，S3的含義如表4-2所示，S5=1，表示當(dāng)前IF=1，CPU處于允許可屏蔽中斷狀態(tài)，S5=0，表示當(dāng)前IF=0，CPU處于禁止可屏蔽中斷狀態(tài)。S6=0，表示當(dāng)前CPU正與系統(tǒng)總線相連，S6=1，表示當(dāng)前CPU與系統(tǒng)總線的關(guān)系處于懸空狀態(tài)。'''與系統(tǒng)三總線相連的34個引腳'''913）BHE/S7：（8086的34#引腳）*高8位數(shù)據(jù)總線允許/狀態(tài)線，輸出信號，低電平有效。BHE僅用于8086。讀寫存儲器時，BHE和A0配合使用，詳見下圖。S7沒有定義。BHEA0傳送字節(jié)所用數(shù)據(jù)引腳00同時傳送高、低兩個字節(jié)AD15~AD001傳送奇地址單元(高字節(jié))AD15~AD810傳送偶地址單元(低字節(jié))AD7~AD011不傳送'''3）BHE/S7：（8086的34#引腳）*高8位數(shù)據(jù)總線允924）RD（32）：讀命令線，單向輸出，三態(tài)，低電平有效，用于將選定的存儲單元或外設(shè)端口中的數(shù)據(jù)讀出到數(shù)據(jù)總線。5）HOLD（31）：總線請求信號線，單向輸入，高電平有效，若系統(tǒng)中有且僅有一片的從處理器，其若要使用總線，必須從該引腳向CPU提出總線請求。6）HLDA（30）：總線應(yīng)答信號線，單向輸出，高電平有效，CPU在接到HOLD信號時，向從處理器發(fā)出的總線應(yīng)答信號，若該線為高電平時，CPU從內(nèi)部將所有的三態(tài)總線斷開，使其處于高阻抗?fàn)顟B(tài)，同時協(xié)處理器接管總線控制權(quán)。7）WR寫命令線（29）：單向輸出，三態(tài)，低電平有效，用于對選定的存儲單元或外設(shè)端口進(jìn)行寫入操作。8）M/IO存儲器/外設(shè)選擇信號線（28），單向輸出，三態(tài)，高電平時，表示當(dāng)前地址信息對存儲器操作，低電平時表示當(dāng)前的地址信息對外設(shè)端口操作。向總線上發(fā)出地址信號和控制信號,從而控制總線的模塊叫作總線主模塊（又叫系統(tǒng)主模塊）。通常CPU是總線主模塊，此外最常見的總線主模塊是DMA（直接存儲器訪問）控制器。'''4）RD（32）：讀命令線，單向輸出，三態(tài)，低電平有效，939）DT/R（27）：數(shù)據(jù)流向控制線，單向輸出，三態(tài)，用于對總線收發(fā)器進(jìn)行數(shù)據(jù)流向控制。高電平時控制數(shù)據(jù)從CPU流向存儲器或I/O端口，低電平時控制數(shù)據(jù)從存儲器或外設(shè)端口流向CPU。10）DEN（26）：單向輸出，三態(tài)，這是CPU提供給數(shù)據(jù)總線收發(fā)器的一個控制信號，其為低電平有效時，表示CPU正在和存儲器或I/O交換數(shù)據(jù)。當(dāng)DMA控制器為主控模塊時，其引腳處于高阻態(tài)（第三態(tài)）。該引腳和DT/R引腳都用于對數(shù)據(jù)總線收發(fā)器進(jìn)行控制。 11）ALE（25）：地址鎖存允許信號，單向輸出，在每一個總線周期的T1時鐘周期輸出高電平有效信號，供地址鎖存器鎖存地址信息。在T2及以后的時鐘周期無效。'''9）DT/R（27）：數(shù)據(jù)流向控制線，單向輸出，三態(tài)，9412）INTA(24)中斷響應(yīng)信號，低電平有效，三態(tài)輸出，當(dāng)CPU接到外設(shè)接口的可屏蔽中斷請求后，經(jīng)分析判斷后，認(rèn)為應(yīng)該響應(yīng)該中斷請求，CPU會通過該引腳向中斷控制器8259發(fā)出二次的INTA信號作為應(yīng)答。13）INTR(18)中斷請求信號輸入引腳，高電平有效，若從該引腳輸入一個高電平信號，CPU就認(rèn)為外部有一個中斷請求產(chǎn)生，一般情況，這個信號來之于8259A中斷控制器。14）NMI(17)不可屏蔽中斷輸入引腳，高電平有效，若從該引腳輸入一個高電平，CPU認(rèn)為產(chǎn)生了不可屏蔽中斷請求。15）READY(22)準(zhǔn)備好信號，單向輸入，對于一些慢速的存儲器芯片或外設(shè)，CPU無法在一個讀/寫總線周期內(nèi)完成對其的讀/寫操作，一般要在T3狀態(tài)之后插入TW狀態(tài)，直到在READY引腳處檢測到高電平的就緒信號才轉(zhuǎn)入T4狀態(tài)，結(jié)束讀寫操作。'''12）INTA(24)中斷響應(yīng)信號，低電平有效，三態(tài)輸出9516）TEST(23)測試信號引腳，輸入信號，低電平有效。這是用來測試8087協(xié)處理器工作狀態(tài)的信號引腳，以使8086和8087協(xié)同工作。若TEST=0，8087當(dāng)前不工作，則8086繼續(xù)執(zhí)行下一條指令；若TEST=1，表示8087正在工作，此時8086執(zhí)行WAIT指令，等待8087工作結(jié)束。'''16）TEST(23)測試信號引腳，輸入信號，低電平有效。96最大模式下的引腳功能在最大模式下，僅有24～31這八條引腳的功能發(fā)生了變化，其它引腳沒有變化，下面對這八條引腳作說明：1）31、30這兩條引腳的功能為RQ/GT0、RQ/GT1，每一條都為一個類似于DMA控制器的從處理器服務(wù)，當(dāng)它們要使用總線時，從RQ/GT0或RQ/GT1向CPU提出總線請求，CPU的應(yīng)答信號仍從原線送出。2）LOCK(29)：總線封鎖信號，低電平有效，輸出信號；三態(tài)。IBMPC/XT微型計算機(jī)的CPU和DMA可分別管理總線，當(dāng)CPU管理總線時，LOCK為低電平，表示總線封鎖，禁止DMA使用總線；LOCK為高電平表示不封鎖。當(dāng)DMA管理總線時，LOCK為浮空高阻。'''最大模式下的引腳功能'''973)S2,S1,S0狀態(tài)線(26~28)：三態(tài)輸出。這是CPU提供給8288總線控制器用來產(chǎn)生總線控制信號的?？刂菩盘柊ù鎯ζ髯x／寫信號，I/O讀／寫信號等，見表2-1。'''3)S2,S1,S0狀態(tài)線(26~28)：三態(tài)輸出。這984）QS1、QS0：指令隊列狀態(tài)信號，輸出。QS1,QS0兩個信號組合起來提供了前一個時鐘周期（即總線周期的前一個狀態(tài)）中指令隊列的狀態(tài)，以便外部（如8087）對8086/8088CPU內(nèi)部指令隊列的操作跟蹤。見表2-2'''4）QS1、QS0：指令隊列狀態(tài)信號，輸出。QS1,QS998088最小模式下的總線狀態(tài)

最小模式下引腳（8088)1)M/IO：當(dāng)M/IO=0時，選擇M；當(dāng)IO/M=1時，選擇I/O端口

2)DT/R：數(shù)據(jù)發(fā)送／接收選擇信號。DT/R=0，接收數(shù)據(jù)，表示輸入或者讀；DT/R＝1，發(fā)送數(shù)據(jù)，表示輸出或者寫。

3)SS0：系統(tǒng)狀態(tài)信號。在最小模式下，這三個信號引腳的組合意義參見表2-30'''8088最小模式下的總線狀態(tài)最小模式下引腳（8088)1002.1.7CPU對存儲器的管理

8086/8088對CPU的管理采用分段管理方法，在匯編語言課程中已十分詳細(xì)的講過，這里不講了。'''2.1.7CPU對存儲器的管理'''1012.2CPU子系統(tǒng)

8086/8088CPU芯片在具體應(yīng)用中有最小模式和最大模式這兩種用法。我們在前面已經(jīng)給出這兩種模式的CPU子系統(tǒng)，IBMPC/XT機(jī)型工作在最大模式下。2.2.18284時鐘信號發(fā)生器向CPU提供一個占空比為1：2的頻率信號，CPU及微機(jī)中的各部件的時序信號都是以此為基準(zhǔn)。另外，8284還可輸出3倍頻的時鐘信號OSC(15Mhz)及計算機(jī)主頻的2分頻信號PCLK(2.5Mhz)。選擇不同的石英晶體可以得到不同的輸出頻率，如用于對8086/8088CPU的配套使用，則時鐘頻率應(yīng)為5MHz。2.為外部要送給CPU的復(fù)位（RES）和就緒信號（RDY）提供整形服務(wù)。'''2.2CPU子系統(tǒng)向CPU提供一個占空比為1：2的頻率信1022.2.28288總線控制器和8289總線仲裁器*如果一臺微機(jī)系統(tǒng)中除了CPU之外，還有其它的一些可以控制和使用總線的協(xié)處理器（或叫主控模塊），則有必要在系統(tǒng)中增加一片8288總線控制器，有時還要再增加一片8289總線仲載器。下面我們分幾種情況展開。1）除CPU外，還有一片的8237DMA控制器，這種情況其實(shí)在最小模式下就可以，沒必要增加8288或8289芯片。因?yàn)?086/8088CPU具備在最小模式下和8237配合，協(xié)調(diào)管理總線的能力。（HOLD和HLDA兩個引腳與其片內(nèi)的三態(tài)控制電路功能。）當(dāng)然要使用最大模式也可以。2）除CPU外，系統(tǒng)中還有一片的8237和一片的8089通道協(xié)處理器，系統(tǒng)必須工作于最大模式（要使用RQ/GT0、RQ/GT1），這時必須增加一片的8288總線控制器用于發(fā)送CPU在最小模式下的一些總線控制信號。

'''2.2.28288總線控制器和8289總線仲裁器'''1033）除CPU外，系統(tǒng)中要使用一片8087進(jìn)行浮點(diǎn)數(shù)運(yùn)算，這時要增加一片的8288總線控制器，系統(tǒng)工作于最大模式。在這種配置下，系統(tǒng)中還可以增加兩片的協(xié)處理器，如8237DMA控制器，8089通道協(xié)處理器等。4）如果系統(tǒng)中協(xié)處理器個數(shù)比上面第三種的情況還要多，這時要進(jìn)行硬件級連操作，同時還要再增加一片的8289總線仲裁器對各處理器的總線請求進(jìn)行促裁。同學(xué)們通過圖2-4可以看出，8086/8088CPU在最小模式下，CPU是直接通過本身的相關(guān)引腳（24～31引腳）向存儲器或I/O接口發(fā)送各種總線操作控制命令的，而在最大模式下，CPU僅向8288發(fā)送S2、S1、S0三位狀態(tài)信號，8288再根據(jù)時序要求，向總線發(fā)送各種控制命令。'''3）除CPU外，系統(tǒng)中要使用一片8087進(jìn)行浮點(diǎn)數(shù)運(yùn)算，這時1041.8288組成原理8288的任務(wù)是接收8086/8088CPU來的三位狀態(tài)信號,在CLK時鐘信號的配合下,在其內(nèi)部產(chǎn)生存儲器或I/O接口的讀/寫控制命令和各種總線控制信號。其外部引腳和內(nèi)部邏輯框圖如圖2-10所示。其內(nèi)部共分成4個部件。左邊兩個模塊為信號輸入及分析模塊，右邊兩個模塊為命令及控制信號產(chǎn)生模塊。下面對其相應(yīng)引腳作說明：'''1.8288組成原理8288的任務(wù)是接收8105一、S2、S1、S0CPU來的總線狀態(tài)信號，輸入8288內(nèi)部的譯碼電路將其譯成表2-1中的相應(yīng)命令輸出。二、控制邏輯電路中的引腳1）CLK輸入，CPU的時鐘頻率。2）AEN來之于DMA控制器的控制信號，其為低平時允許8288工作，其為高電平時8288不輸出控制信號。3）CEN片選輸入端，CEN為高電平，AEN為低平時，8288才能正常工作。4）IOB8288的工作方式設(shè)定IOB=1，控制I/O總線，否則控制系統(tǒng)總線。'''一、S2、S1、S0CPU來的總線狀態(tài)信號，輸入106三命令發(fā)生器的輸出信號1）MRDC低電平有效的存儲器讀命令，300納秒的低電平脈沖信號。2）MWTC低電平有效的存儲器寫命令，300納秒的低電平脈沖信號。3）AMWC存儲器超前寫，與MWTC信號類似，只是提前一個時鐘周期輸出4）IORC外設(shè)端口讀命令5）IOWC外設(shè)端口寫命令6）AIOWCI/0端口超前寫，與IOWC信號類似，只是提前一個時鐘周期輸出7）INTA中斷響應(yīng)命令控制信號發(fā)生器發(fā)出的總線控制命令1）ALE地址鎖存命令2）DEN數(shù)據(jù)總線允許信號3）DT/R數(shù)據(jù)發(fā)送/接收信號4）MCE/PDEN：*當(dāng)8288工作系統(tǒng)總線方式，并且系統(tǒng)中又使用了