數(shù)電五閻石五課后習(xí)題和答案x名師優(yōu)質(zhì)課賽課一等獎(jiǎng)市公開課獲獎(jiǎng)?wù)n件

第五章

學(xué)習(xí)關(guān)鍵點(diǎn)：

1、不一樣電路結(jié)構(gòu)觸發(fā)器動(dòng)作特點(diǎn)；2、不一樣邏輯功效觸發(fā)器特征；

第1頁

【題5.1】畫出圖P5.1由與非門組成SR鎖存器輸出端Q,Q’電壓波形，輸入端,電壓波形如圖中所表示。

解：見圖A5.1.第2頁第3頁【題5.4】圖P5.4所表示為一個(gè)防抖動(dòng)輸出開關(guān)電路。當(dāng)撥動(dòng)開關(guān)S時(shí)，因?yàn)殚_關(guān)觸點(diǎn)接通瞬間發(fā)生振顫,和電壓波形如圖中所表示，試畫出Q,Q’端對(duì)應(yīng)電壓波形。第4頁解：見圖A5.4.第5頁【題5.5】在圖P5.5電路中，若CLK,S,R電壓波形如圖中所表示，試畫出Q和Q’端與之對(duì)應(yīng)電壓波形。假定觸發(fā)器初始狀態(tài)為Q=0.第6頁解：見圖A5.5.第7頁【題5.7】若主從結(jié)構(gòu)SR觸發(fā)器各輸入端電壓波形如圖P5.7中所給出，試畫出Q,Q’端對(duì)應(yīng)電壓波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0.第8頁解：依據(jù)SR觸發(fā)器邏輯功效定義和脈沖觸發(fā)方式動(dòng)作特點(diǎn)（主從結(jié)構(gòu)觸發(fā)器屬于脈沖觸發(fā)方式），即可畫出如圖A5.7所表示輸出電壓波形圖。第9頁

【題5.8】在脈沖觸發(fā)SR觸發(fā)器電路中，若S,R,CLK端電壓波形如圖P5.8所表示，試畫出Q,Q’端對(duì)應(yīng)電壓波形。假定觸發(fā)器初始狀態(tài)為Q=0.第10頁解：依據(jù)SR觸發(fā)器邏輯功效定義及脈沖觸發(fā)方式動(dòng)作特點(diǎn)，即可畫出圖A5.8中Q和Q’電壓波形。第11頁【題5.9】若主從結(jié)構(gòu)SR觸發(fā)器CLK,S,R,各輸入端電壓波形如圖P5.9所表示，=1，試畫出Q,Q’端對(duì)應(yīng)電壓波形。第12頁解：依據(jù)SR觸發(fā)器邏輯功效定義及脈沖觸發(fā)方式動(dòng)作特點(diǎn)，即可畫出Q,Q’電壓波形，如圖A5.9所表示。第13頁【題5.11】已知脈沖觸發(fā)JK觸發(fā)器輸入端J,K和CLK電壓波形如圖P5.11所表示，試畫出Q,Q’端對(duì)應(yīng)電壓波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0.第14頁解：依據(jù)JK觸發(fā)器邏輯功效定義及脈沖觸發(fā)動(dòng)作特點(diǎn)，畫出Q,Q’端電壓波形如圖A5.11。第15頁[題5.12]若主從結(jié)構(gòu)JK觸發(fā)器CLK,,,J,K端電壓波形如圖P5.12所表示，試畫出Q,Q’端對(duì)應(yīng)電壓波形。第16頁解：依據(jù)JK觸發(fā)器邏輯功效定義及脈沖觸發(fā)方式動(dòng)作特點(diǎn)，畫出Q,Q’端電壓波形如圖A5.12。第17頁【題5.14】已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端電壓波形如圖P5.14所表示，試畫出Q,Q’端對(duì)應(yīng)電壓波形。第18頁解：依據(jù)D觸發(fā)器邏輯功效定義及維持阻塞結(jié)構(gòu)所含有邊緣觸發(fā)方式，即可畫出Q和Q’電壓波形如圖A5.14。第19頁【題5.15】已知CMOS邊緣觸發(fā)方式JK觸發(fā)器各輸入端電壓波形如圖P5.15所表示,試畫出Q,Q’端對(duì)應(yīng)電壓波形。第20頁解：依據(jù)JK觸發(fā)器邏輯功效定義和邊緣觸發(fā)方式動(dòng)作特點(diǎn)，畫出Q,Q’端電壓波形如圖A5.15。第21頁【題5.18】設(shè)圖P5.18中各觸發(fā)器初始狀態(tài)皆為Q=0，試畫出在CLK信號(hào)連續(xù)作用下各觸發(fā)器輸出端電壓波形第22頁解：依據(jù)每個(gè)觸發(fā)器邏輯功效和觸發(fā)方式，畫出輸出端Q電壓波形，如圖A5.18。第23頁

[題5.20]在圖P5.20電路中已知輸入信號(hào)電壓波形如圖所表示，試畫出與之對(duì)應(yīng)輸出電壓波形。觸發(fā)器為維持阻塞結(jié)構(gòu)，初始狀態(tài)為Q=0。（提醒：應(yīng)考慮觸發(fā)器和異或門傳輸延遲時(shí)間。）第24頁

解：當(dāng)=0，Q=0時(shí)，異或門輸出等于0.變?yōu)楦唠娖揭院螅沧兂筛唠娖?。因?yàn)橐彩怯|發(fā)器時(shí)鐘輸入端，所以經(jīng)過觸發(fā)器延遲時(shí)間后，Q端被置為1狀態(tài)；再經(jīng)過異或門傳輸延遲時(shí)間，回到低電平。所以，高電平連續(xù)時(shí)間等于觸發(fā)器傳輸延遲時(shí)間與異或門傳輸延遲時(shí)間之和。

從高電平跳變成低電平以后電路工作過程與上述過程類似。這么就得到了圖A5.20電壓波形。第25頁【題5.21】在圖P5.21所表示主從JK觸發(fā)器電路中，CLK和A電壓波形如圖中所表示，試畫出Q端對(duì)應(yīng)電壓波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0.第26頁

解：在CLK=1期間主從JK觸發(fā)器主觸發(fā)器接收輸入信號(hào)。若此期間出現(xiàn)A=1信號(hào)，則主從觸發(fā)器被置1，在CLK變?yōu)榈碗娖胶螅瑥挠|發(fā)器隨之被置1，使輸出為Q=1.而當(dāng)CLK回到高電平以后與非門輸出變?yōu)榈碗娖剑谑怯纸?jīng)過異步置0端R將觸發(fā)器置0.這么我們就得到了