計算機原理圖概要課件

計算機原理常用圖計算機原理常用圖1基本結(jié)構(gòu)AHTEMPSHRIDBFRALU控制信號R0R1R2R3ARRAM數(shù)據(jù)輸入數(shù)據(jù)輸出基本結(jié)構(gòu)AHTEMPSHRIDBFRALU控制信號R0R1R微機系統(tǒng)的硬件結(jié)構(gòu)

微處理器CPUROMRAMI/O接口輸出設(shè)備輸入設(shè)備地址總線AB數(shù)據(jù)總線DB控制總線CB微機系統(tǒng)的硬件結(jié)構(gòu)微機系統(tǒng)的硬件結(jié)構(gòu)微處理器CPUROMRAMI/O接口計算機原理圖概要課件8086的編程結(jié)構(gòu)執(zhí)行部件（EU）總線接口部件（BIU）標志運算寄存器ALUDSSSES輸入/輸出控制電路IPCS內(nèi)部暫存器20位地址加法16位指令隊列緩沖器8位16位CHDHDISPBPSIBHAHDLCLALBL通用寄存器123456外部總線執(zhí)行部分控制電路808880868086的編程結(jié)構(gòu)執(zhí)行部件（EU）總線接口部件（BIU）標志物理地址的形成......20000H25F60H25F61H25F62H25F63H2000H段基址邏輯地址段內(nèi)偏移地址5F62H邏輯地址與物理地址物理地址的形成......20000H25F

8086的寄存器結(jié)構(gòu)數(shù)據(jù)寄存器地址指針及變址寄存器控制寄存器組段寄存器組AXAHAL累加器BXBHBL基址寄存器CXCHCL計數(shù)寄存器DXDHDL數(shù)據(jù)寄存器通用寄存器組SP堆棧指針BP基址指針SI源變址指針DI目的變址指針Flags標志寄存器IP指令指針CS代碼段寄存器DS數(shù)據(jù)段寄存器SS堆棧段寄存器ES附加段寄存器

15870OFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D08086的寄存器結(jié)構(gòu)數(shù)據(jù)寄存器地址指針及變址寄存典型的總線周期示意讀周期——總線讀操作（對存儲單元或I/O端口）寫周期——總線寫操作（對存儲單元或I/O端口）中斷響應(yīng)周期——中斷響應(yīng)操作空閑周期——總線空操作典型的總線周期示意讀周期——總線讀操作（對存儲單元或I/O端8086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲體8284時鐘發(fā)生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存儲體CSI/O接口ABA0A1~A19BHE

STBOE8282鎖存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286收發(fā)器D15~D08086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫9CLKT1T2T3T4A19~A16/S6~S3M/IOAD15~AD0ALES6~S3

A15~A0D15~D0低：I/O高：MA19~A16RDDENDT/RBHE/S7BHES7最小模式下存儲器或I/O的讀時序CLKT1T2T3T4A19~A16/S6~S3M/IOAD10存儲器訪問（讀數(shù)據(jù)）存儲器訪問（讀數(shù)據(jù)）11CLKT1T2T3T4A19~A16/S6~S3M/IOAD15~AD0ALES6~S3

A15~A0D15~D0低：I/O高：MA19~A16RDDENDT/RBHE/S7BHES7CLKT1T2T3T4A19~A16/S6~S3M/IOAD12最小模式下存儲器或I/O的寫時序CLKT1T2T3T4A19~A16/S6~S3M/IOAD15~AD0ALES6~S3

A15~A0D15~D0低：I/O高：MA19~A16WRDENDT/RBHE/S7BHES7最小模式下存儲器或I/O的寫時序CLKT1T2T3T4A1913計算機原理圖概要課件148.2.2內(nèi)部結(jié)構(gòu)A組控制數(shù)據(jù)總線緩沖器讀/寫控制邏輯B組控制A組A口（8位）A組C口高位（4位）B組C口低位（4位）B組B口（8位）D0~D7RDRDA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB7圖8.28255A內(nèi)部框圖8.2.2內(nèi)部結(jié)構(gòu)A組控制數(shù)據(jù)總線讀/寫B(tài)組控制A組A組15圖8.38255A引腳12345678910111213141516171819204039383736353433323130292827262524232221PA4PA5PA6PA7PB7PB5PB4PB3PB8D1D2D3D4D0D5D6D7VCCRESETWRRDCSPA3PA2PA1PA0GNDA1A0PC7PC6PC4PC0PC1PC2PC5PB0PB1PB2PC38255A8.2.38255的引腳圖8.38255A引腳123456789101112116CSA1A0RDWR讀操作內(nèi)容PC系統(tǒng)實驗平臺00001PA口→數(shù)據(jù)總線（→CPU）數(shù)據(jù)60H300H00101PB口→數(shù)據(jù)總線（→CPU）數(shù)據(jù)61H301H01001PC口→數(shù)據(jù)總線（→CPU）數(shù)據(jù)62H302H寫操作00010PA口←數(shù)據(jù)總線（←CPU）數(shù)據(jù)60H300H00110PB口←數(shù)據(jù)總線（←CPU）數(shù)據(jù)61H301H01010PC口←數(shù)據(jù)總線（←CPU）數(shù)據(jù)62H302H01110控制寄存器←數(shù)據(jù)總線控制字63H303H無操作情況1××××總線懸?。ㄈ龖B(tài)）0××11總線懸浮01101控制口不能讀63H303H表8.28255A基本操作與端口地址CSA1A0RDWR讀操作內(nèi)容PC系統(tǒng)實驗平臺00001P8.2.48255A的控制字1.方式命令作用：指定8255A的工作方式及其方式下3個并行端口（PA、PB、PC）的功能，是作輸入還是作輸出。格式：8位，其中最高位是特征位，一定要寫11D6D5D4D3D2D1D0特征位A組方式00=0方式01=1方式10=2方式11=不用PA0=輸出1=輸入PC4~70=輸出1=輸入B組方式0=0方式1=1方式PB0=輸出1=輸入PC0~30=輸出1=輸入8.2.48255A的控制字1D6D5D4D3D2D1D外部引腳(3)數(shù)據(jù)總線：D0~D7；面向CPU的信號線面向I/O設(shè)備的信號線（4）計數(shù)器時鐘信號CLK（5）計數(shù)器門控選通信號GATE（6）計數(shù)器輸出信號OUT

(1)譯碼：CS與A1A0：

(2)讀/寫：RD、WR；外部引腳(3)數(shù)據(jù)總線：D0~D7；面向CPU的信號線面向I8.4.2內(nèi)部邏輯內(nèi)部結(jié)構(gòu)6大部分

數(shù)據(jù)總線緩沖器，讀/寫邏輯，控制字寄存器及3個獨立的功能相同的計數(shù)器0、1、2。8.4.2內(nèi)部邏輯內(nèi)部結(jié)構(gòu)6大部分16位當前計數(shù)值鎖存器OL16位減1計數(shù)器CE16位計數(shù)初值寄存器CROUT（減1至0時）MSBLSB鎖存后讀出當前值MSBLSB裝入/讀出初值&CLKGATE計數(shù)器0、1、2

計數(shù)器內(nèi)部邏輯圖每個計數(shù)器內(nèi)部都包含：1個鎖存器：用于鎖存減1計數(shù)器的內(nèi)容，以供讀出和查詢。1個可預(yù)置數(shù)減法計數(shù)器：每來一個時鐘脈沖它就做減1運算。1個16位初始值寄存器：用于存放計數(shù)初值，和減1計數(shù)器的初值在初始化時一起裝入。16位當前計數(shù)值鎖存器OL16位減1計數(shù)器CE16位計數(shù)初值操作01000計數(shù)初值寫入0#計數(shù)器01001計數(shù)初值寫入1#計數(shù)器01010計數(shù)初值寫入2#計數(shù)器01011向控制字REG寫控制字寫“讀計數(shù)值/狀態(tài)”命令00100讀0#計數(shù)器當前計數(shù)值前一命令A(yù)1A0=11時，D7D6為11且D5為0或D7D6為非11且D5D4為00時，讀取的是當前計數(shù)值；D7D6為11且D4為0讀取的是狀態(tài)。讀0#計數(shù)器狀態(tài)00101讀1#計數(shù)器當前計數(shù)值讀1#計數(shù)器狀態(tài)00110讀2#計數(shù)器當前計數(shù)值讀2#計數(shù)器狀態(tài)00111無操作1****禁止使用011**無操作CSRDWRA1A0操作0100計算機原理圖概要課件23計算機原理常用圖計算機原理常用圖24基本結(jié)構(gòu)AHTEMPSHRIDBFRALU控制信號R0R1R2R3ARRAM數(shù)據(jù)輸入數(shù)據(jù)輸出基本結(jié)構(gòu)AHTEMPSHRIDBFRALU控制信號R0R1R微機系統(tǒng)的硬件結(jié)構(gòu)

微處理器CPUROMRAMI/O接口輸出設(shè)備輸入設(shè)備地址總線AB數(shù)據(jù)總線DB控制總線CB微機系統(tǒng)的硬件結(jié)構(gòu)微機系統(tǒng)的硬件結(jié)構(gòu)微處理器CPUROMRAMI/O接口計算機原理圖概要課件8086的編程結(jié)構(gòu)執(zhí)行部件（EU）總線接口部件（BIU）標志運算寄存器ALUDSSSES輸入/輸出控制電路IPCS內(nèi)部暫存器20位地址加法16位指令隊列緩沖器8位16位CHDHDISPBPSIBHAHDLCLALBL通用寄存器123456外部總線執(zhí)行部分控制電路808880868086的編程結(jié)構(gòu)執(zhí)行部件（EU）總線接口部件（BIU）標志物理地址的形成......20000H25F60H25F61H25F62H25F63H2000H段基址邏輯地址段內(nèi)偏移地址5F62H邏輯地址與物理地址物理地址的形成......20000H25F

8086的寄存器結(jié)構(gòu)數(shù)據(jù)寄存器地址指針及變址寄存器控制寄存器組段寄存器組AXAHAL累加器BXBHBL基址寄存器CXCHCL計數(shù)寄存器DXDHDL數(shù)據(jù)寄存器通用寄存器組SP堆棧指針BP基址指針SI源變址指針DI目的變址指針Flags標志寄存器IP指令指針CS代碼段寄存器DS數(shù)據(jù)段寄存器SS堆棧段寄存器ES附加段寄存器

15870OFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D08086的寄存器結(jié)構(gòu)數(shù)據(jù)寄存器地址指針及變址寄存典型的總線周期示意讀周期——總線讀操作（對存儲單元或I/O端口）寫周期——總線寫操作（對存儲單元或I/O端口）中斷響應(yīng)周期——中斷響應(yīng)操作空閑周期——總線空操作典型的總線周期示意讀周期——總線讀操作（對存儲單元或I/O端8086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲體8284時鐘發(fā)生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存儲體CSI/O接口ABA0A1~A19BHE

STBOE8282鎖存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286收發(fā)器D15~D08086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫32CLKT1T2T3T4A19~A16/S6~S3M/IOAD15~AD0ALES6~S3

A15~A0D15~D0低：I/O高：MA19~A16RDDENDT/RBHE/S7BHES7最小模式下存儲器或I/O的讀時序CLKT1T2T3T4A19~A16/S6~S3M/IOAD33存儲器訪問（讀數(shù)據(jù)）存儲器訪問（讀數(shù)據(jù)）34CLKT1T2T3T4A19~A16/S6~S3M/IOAD15~AD0ALES6~S3

A15~A0D15~D0低：I/O高：MA19~A16RDDENDT/RBHE/S7BHES7CLKT1T2T3T4A19~A16/S6~S3M/IOAD35最小模式下存儲器或I/O的寫時序CLKT1T2T3T4A19~A16/S6~S3M/IOAD15~AD0ALES6~S3

A15~A0D15~D0低：I/O高：MA19~A16WRDENDT/RBHE/S7BHES7最小模式下存儲器或I/O的寫時序CLKT1T2T3T4A1936計算機原理圖概要課件378.2.2內(nèi)部結(jié)構(gòu)A組控制數(shù)據(jù)總線緩沖器讀/寫控制邏輯B組控制A組A口（8位）A組C口高位（4位）B組C口低位（4位）B組B口（8位）D0~D7RDRDA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB7圖8.28255A內(nèi)部框圖8.2.2內(nèi)部結(jié)構(gòu)A組控制數(shù)據(jù)總線讀/寫B(tài)組控制A組A組38圖8.38255A引腳12345678910111213141516171819204039383736353433323130292827262524232221PA4PA5PA6PA7PB7PB5PB4PB3PB8D1D2D3D4D0D5D6D7VCCRESETWRRDCSPA3PA2PA1PA0GNDA1A0PC7PC6PC4PC0PC1PC2PC5PB0PB1PB2PC38255A8.2.38255的引腳圖8.38255A引腳123456789101112139CSA1A0RDWR讀操作內(nèi)容PC系統(tǒng)實驗平臺00001PA口→數(shù)據(jù)總線（→CPU）數(shù)據(jù)60H300H00101PB口→數(shù)據(jù)總線（→CPU）數(shù)據(jù)61H301H01001PC口→數(shù)據(jù)總線（→CPU）數(shù)據(jù)62H302H寫操作00010PA口←數(shù)據(jù)總線（←CPU）數(shù)據(jù)60H300H00110PB口←數(shù)據(jù)總線（←CPU）數(shù)據(jù)61H301H01010PC口←數(shù)據(jù)總線（←CPU）數(shù)據(jù)62H302H01110控制寄存器←數(shù)據(jù)總線控制字63H303H無操作情況1××××總線懸?。ㄈ龖B(tài)）0××11總線懸浮01101控制口不能讀63H303H表8.28255A基本操作與端口地址CSA1A0RDWR讀操作內(nèi)容PC系統(tǒng)實驗平臺00001P8.2.48255A的控制字1.方式命令作用：指定8255A的工作方式及其方式下3個并行端口（PA、PB、PC）的功能，是作輸入還是作輸出。格式：8位，其中最高位是特征位，一定要寫11D6D5D4D3D2D1D0特征位A組方式00=0方式01=1方式10=2方式11=不用PA0=輸出1=輸入PC4~70=輸出1=輸入B組方式0=0方式1=1方式PB0=輸出1=輸入PC0~30=輸出1=輸入8.2.48255A的控制字1D6D5D4D3D2D1D外部引腳(3)數(shù)據(jù)總線：D0~D7；面向CPU的信號線面向I/O設(shè)備的信號線（4）計數(shù)器時鐘信號CLK（5）計數(shù)器門控選通信號GATE（6）計數(shù)器輸出信號OUT

(1)譯碼：CS與A1A0：

(2)讀/寫：RD、WR；外部引腳(3)數(shù)據(jù)總線：D0~D