微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)課程實(shí)踐教學(xué)研究

微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程理論教學(xué)研究〔〕:

摘要：微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程屬于工科專(zhuān)業(yè)的一門(mén)重要學(xué)科根底課程，同時(shí)也是學(xué)生在學(xué)習(xí)電子技術(shù)類(lèi)課程后的一門(mén)綜合性的課程。微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程涉及內(nèi)容廣泛，親密聯(lián)絡(luò)實(shí)際應(yīng)用，課程需要設(shè)計(jì)理論教學(xué)環(huán)節(jié)來(lái)增強(qiáng)學(xué)生的理解。本文在分析課程的內(nèi)容要求根底上，設(shè)計(jì)了針對(duì)該課程的綜合性理論教學(xué)平臺(tái)，并通過(guò)案例討論了理論教學(xué)平臺(tái)的使用。

關(guān)鍵詞：嵌入式設(shè)計(jì)；總線訪問(wèn)；控制傳輸；理論教學(xué)

本文引用格式：趙貽玖.微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程理論教學(xué)研究[J].教育現(xiàn)代化,2022,6(25):117-118.

一引言

隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速開(kāi)展，越來(lái)越多的微處理器系統(tǒng)嵌入到各類(lèi)設(shè)備中，基于微處理器的嵌入式系統(tǒng)應(yīng)用越來(lái)越廣泛[1,2]。傳統(tǒng)的計(jì)算機(jī)接口技術(shù)課程不能滿足行業(yè)的需求，在該背景下，大量高校工科專(zhuān)業(yè)開(kāi)設(shè)了微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程，并定位為高校工科專(zhuān)業(yè)課程體系構(gòu)造中非常重要的學(xué)科根底課程。微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程安排在電子技術(shù)類(lèi)課程之后，課程內(nèi)容涉及了數(shù)字電路、模擬電路、匯編語(yǔ)言編程等課程，內(nèi)容涉及廣泛，應(yīng)用型強(qiáng)，是一門(mén)以應(yīng)用型為主的課程，包括了課堂面授和理論教學(xué)兩局部教學(xué)內(nèi)容。

微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程理論教學(xué)雖然是課堂面授教學(xué)的輔助，但理論教學(xué)對(duì)課程內(nèi)容的理解具有非常重要的作用。學(xué)生通過(guò)課程設(shè)計(jì)的實(shí)驗(yàn)學(xué)習(xí)，不僅可以加深對(duì)課堂所學(xué)抽象內(nèi)容的理解，還可以提升學(xué)生學(xué)習(xí)的積極性，培養(yǎng)學(xué)生的動(dòng)手才能。因此，微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程的理論教學(xué)在該課程的學(xué)習(xí)中具有非常重要的作用。

傳統(tǒng)微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程的實(shí)驗(yàn)設(shè)計(jì)存在諸多問(wèn)題，以筆者所在教學(xué)課題組為例，所使用的實(shí)驗(yàn)平臺(tái)通用化，類(lèi)似于ARM處理器的開(kāi)發(fā)板。在實(shí)際應(yīng)用中，ARM處理器需要與外圍部件結(jié)合工作，比方，ARM處理器與FPGA連接，通過(guò)FPGA豐富的邏輯資源和管腳資源，可以極大地拓展ARM處理器的功能，并且此種構(gòu)造也是在實(shí)際工程應(yīng)用中使用非常廣泛的系統(tǒng)構(gòu)造。然而，傳統(tǒng)的開(kāi)發(fā)平臺(tái)設(shè)計(jì)沒(méi)有考慮與FPGA的結(jié)合應(yīng)用。此外，在實(shí)驗(yàn)設(shè)計(jì)方面，傳統(tǒng)實(shí)驗(yàn)教學(xué)環(huán)節(jié)主要關(guān)注程序功能的驗(yàn)證、基于操作系統(tǒng)的驅(qū)動(dòng)設(shè)計(jì)與應(yīng)用，這些實(shí)驗(yàn)對(duì)處理器構(gòu)造和嵌入式硬件構(gòu)造的理解幫助非常有限。因此，對(duì)傳統(tǒng)微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程理論平臺(tái)和實(shí)驗(yàn)設(shè)計(jì)進(jìn)展改良非常必要。本文將結(jié)合微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程的特點(diǎn)與實(shí)際工程應(yīng)用的需求，討論綜合理論平臺(tái)的開(kāi)發(fā)與實(shí)驗(yàn)教學(xué)的設(shè)計(jì)。

二理論平臺(tái)開(kāi)發(fā)

為了到達(dá)工科專(zhuān)業(yè)的培養(yǎng)目的，學(xué)生所需掌握的電子技術(shù)理論和系統(tǒng)設(shè)計(jì)原理和方法非常多，其中就包括數(shù)字電路設(shè)計(jì)、模擬電路、程序語(yǔ)言設(shè)計(jì)、計(jì)算機(jī)根底【4】等，這些課程知識(shí)點(diǎn)彼此間相對(duì)獨(dú)立，而微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程又非常完美地將這些根底課程交融在一起。因此，在課程實(shí)驗(yàn)平臺(tái)設(shè)計(jì)的時(shí)候需要考慮課程在課程體系構(gòu)造中的特殊性。

程序功能驗(yàn)證的相關(guān)實(shí)驗(yàn)由最小ARM系統(tǒng)就可以完成，本文所設(shè)計(jì)的實(shí)驗(yàn)平臺(tái)主要關(guān)注ARM與FPGA、外圍部件的接口信息傳輸方面進(jìn)展討論。所設(shè)計(jì)的綜合實(shí)驗(yàn)平臺(tái)可以交融該類(lèi)專(zhuān)業(yè)的核心理論知識(shí)，并進(jìn)展較復(fù)雜的工程驗(yàn)證、設(shè)計(jì)與創(chuàng)新訓(xùn)練。為此，筆者結(jié)合工程工程中的設(shè)計(jì)經(jīng)歷來(lái)設(shè)計(jì)一套微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程綜合理論平臺(tái)，詳細(xì)設(shè)計(jì)方案如圖1所示。

該實(shí)驗(yàn)平臺(tái)以嵌入式處理器ARM與數(shù)字邏輯器件FPGA為核心，交融了鍵盤(pán)輸入，LCD、LED及數(shù)碼管顯示，信號(hào)輸入采集，信號(hào)產(chǎn)生控制，存儲(chǔ)器擴(kuò)展等功能單元。ARM采用S3C2416處理器，F(xiàn)PGA采用Altera公司的EP4CE10F17C8。該實(shí)驗(yàn)平臺(tái)中，主要功能單元電路包括：USB提供計(jì)算機(jī)調(diào)試和下載程序的通信接口，UART可以完成異步串行通信實(shí)驗(yàn)內(nèi)容，LCD為基于嵌入式操作系統(tǒng)的相關(guān)實(shí)驗(yàn)提供顯示，數(shù)碼管及LED可以為基于裸機(jī)開(kāi)發(fā)實(shí)驗(yàn)提供顯示，鍵盤(pán)為矩陣鍵盤(pán)，用于無(wú)條件控制傳輸?shù)膶?shí)驗(yàn)設(shè)計(jì)。ARM處理器通過(guò)外部總線與FPGA相連，F(xiàn)PGA內(nèi)部設(shè)計(jì)有SRAM存儲(chǔ)器，用于設(shè)計(jì)存儲(chǔ)器訪問(wèn)的相關(guān)實(shí)驗(yàn)，ADC和DAC單元用于設(shè)計(jì)接口輸入和輸出相關(guān)的實(shí)驗(yàn)。JTAG調(diào)試接口不僅可以用于FPGA程序下載，還可以用于對(duì)FPGA的調(diào)試，通過(guò)SignalTap軟件，實(shí)現(xiàn)對(duì)總線時(shí)序的監(jiān)測(cè)。

相對(duì)傳統(tǒng)實(shí)驗(yàn)平臺(tái)，本文設(shè)計(jì)的微處理器綜合實(shí)驗(yàn)平臺(tái)不僅可以開(kāi)設(shè)程序功能驗(yàn)證類(lèi)實(shí)驗(yàn)和基于嵌入式操作系統(tǒng)的相關(guān)實(shí)驗(yàn)，還能開(kāi)設(shè)與課程教材內(nèi)容親密相關(guān)的實(shí)驗(yàn)【3】，包括：總線訪問(wèn)時(shí)序?qū)嶒?yàn)、ADC采集實(shí)驗(yàn)、DAC信號(hào)產(chǎn)生實(shí)驗(yàn)、存儲(chǔ)器訪問(wèn)實(shí)驗(yàn)等。其中，ADC采集及DAC信號(hào)產(chǎn)生可以實(shí)現(xiàn)對(duì)外部接口信息傳輸方式中的程序查詢傳輸和程序中斷傳輸內(nèi)容的實(shí)驗(yàn)設(shè)計(jì)。這些新增實(shí)驗(yàn)內(nèi)容在傳統(tǒng)實(shí)驗(yàn)平臺(tái)上都無(wú)法開(kāi)展，而總線時(shí)序、接口信息傳輸方式及存儲(chǔ)器訪問(wèn)都是該課程非常重要的內(nèi)容。

三實(shí)驗(yàn)教學(xué)設(shè)計(jì)

在本文中【5】，主要通過(guò)總線訪問(wèn)時(shí)序?qū)嶒?yàn)和基于ADC信號(hào)采集的程序查詢輸入實(shí)驗(yàn)來(lái)介紹通過(guò)本平臺(tái)的實(shí)驗(yàn)設(shè)計(jì)。

1.總線訪問(wèn)時(shí)序?qū)嶒?yàn)：設(shè)計(jì)該實(shí)驗(yàn)的目的是幫助學(xué)生理解總線的時(shí)序，在ARM處理器內(nèi)部時(shí)序控制電路的控制下，當(dāng)ARM處理器通過(guò)總線進(jìn)展讀寫(xiě)操作時(shí)，數(shù)據(jù)總線、地址總線、控制總線會(huì)在特定時(shí)刻發(fā)生變化，總線訪問(wèn)時(shí)序?qū)嶒?yàn)的目的就是配合程序，監(jiān)測(cè)總線上的時(shí)序變化?？偩€訪問(wèn)時(shí)序?qū)嶒?yàn)主要包括兩個(gè)方面的內(nèi)容：FPGA端的SignalTap軟件配置和ARM的程序設(shè)計(jì)。ARM端的程序設(shè)計(jì)比擬簡(jiǎn)單，可以編寫(xiě)一個(gè)簡(jiǎn)單程序，該程序包括外部讀寫(xiě)功能，但程序的讀寫(xiě)地址空間所在Bank(塊)的選擇信號(hào)應(yīng)輸入FPGA中。在本實(shí)驗(yàn)中【6】，監(jiān)測(cè)總線時(shí)序主要是通過(guò)QUARTUS軟件中的SignalTap嵌入式邏輯分析實(shí)現(xiàn)，在觀測(cè)前，需要進(jìn)展必要的配置，包括添加觀測(cè)信號(hào)，如數(shù)據(jù)總線、地址總線、讀/寫(xiě)控制線及片選線〔片選線為地址空間對(duì)應(yīng)的塊使能信號(hào)線〕。配置采樣時(shí)鐘及存儲(chǔ)深度，采樣時(shí)鐘設(shè)置為總線操作頻率的5-10倍，這樣既能完好觀測(cè)信號(hào)，又能防止占用過(guò)多的存儲(chǔ)空間，為了可以準(zhǔn)確觀測(cè)信號(hào)的變化時(shí)刻，還需要將片選信號(hào)的變化設(shè)置為觸發(fā)條件，啟動(dòng)SignalTap開(kāi)始采集，運(yùn)行程序，當(dāng)有讀寫(xiě)操作時(shí)即可捕獲總線的變化。

2.基于ADC信號(hào)采集的程序查詢輸入實(shí)驗(yàn)：為了模擬和觀察程序查詢傳輸中的狀態(tài)信號(hào)的變化，程序需要進(jìn)展單步調(diào)試，由于ADC的轉(zhuǎn)換速率相對(duì)單步調(diào)試的速率可以忽略不計(jì)，無(wú)法模擬出狀態(tài)由無(wú)效到有效的變化過(guò)程。因此，需要在FPGA中對(duì)ADC進(jìn)展控制，程序啟動(dòng)ADC采集后，F(xiàn)PGA控制ADC采集輸入信號(hào)并存儲(chǔ)采樣數(shù)據(jù)，同時(shí)給出忙信號(hào)，此時(shí)程序查詢到的是無(wú)效狀態(tài)，經(jīng)過(guò)特定時(shí)間后，F(xiàn)PGA給出空閑信號(hào)，此時(shí)程序查詢到的狀態(tài)有效，即說(shuō)明采集完成，ARM程序可進(jìn)展采集數(shù)據(jù)的讀取。

四完畢語(yǔ)

針對(duì)微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)課程的內(nèi)容安排和課程在工科專(zhuān)業(yè)課程體系中的特殊地位，筆者結(jié)合多年的教學(xué)和工程設(shè)計(jì)經(jīng)歷，設(shè)計(jì)開(kāi)發(fā)了微處理器綜合實(shí)驗(yàn)平臺(tái)。該實(shí)驗(yàn)平臺(tái)以ARM和FPGA為核心，具有豐富的功能和良好的擴(kuò)展性，不僅能完成傳統(tǒng)基于ARM開(kāi)發(fā)板的根底實(shí)驗(yàn)，還能開(kāi)展電子信息綜合實(shí)驗(yàn)和創(chuàng)新性實(shí)驗(yàn)，通過(guò)該平臺(tái)設(shè)計(jì)的教學(xué)實(shí)驗(yàn)，對(duì)學(xué)生的動(dòng)手才能和解決復(fù)雜工程問(wèn)題的才能具有顯著的進(jìn)步。

參考文獻(xiàn)

【1】衛(wèi)建華,鄧云兵,高燚,等.基于ARM的嵌入式視頻采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2022,39(458.3):30-34.

【2】王娟.基于ARM7的嵌入式系統(tǒng)虛擬實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)[J].電子設(shè)計(jì)工程,2022,25(13):135-138.

【3】李廣軍，閻波，林水生.微處理器系統(tǒng)構(gòu)造與嵌入式系統(tǒng)設(shè)計(jì)[M].電子工業(yè)出版社.2022.