數(shù)字設(shè)計(jì)原理與實(shí)踐:第七章 SEQUENTIAL LOGIC DESIGN PRINCIPLE-part 2_第1頁
數(shù)字設(shè)計(jì)原理與實(shí)踐:第七章 SEQUENTIAL LOGIC DESIGN PRINCIPLE-part 2_第2頁
數(shù)字設(shè)計(jì)原理與實(shí)踐:第七章 SEQUENTIAL LOGIC DESIGN PRINCIPLE-part 2_第3頁
數(shù)字設(shè)計(jì)原理與實(shí)踐:第七章 SEQUENTIAL LOGIC DESIGN PRINCIPLE-part 2_第4頁
數(shù)字設(shè)計(jì)原理與實(shí)踐:第七章 SEQUENTIAL LOGIC DESIGN PRINCIPLE-part 2_第5頁
已閱讀5頁,還剩16頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1Flip-Flops(觸發(fā)器)ChangeitsoutputsonlyattheRisingorFallingEdgeofacontrollingCLKsignal.(只在時(shí)鐘信號的邊沿改變其輸出狀態(tài))CLKPositive-EdgeRising-Edge(正邊沿上升沿)Negative-EdgeFalling-Edge(負(fù)邊沿下降沿)

2Flip-Flops(觸發(fā)器)從功能上分D觸發(fā)器、S-R觸發(fā)器、J-K觸發(fā)器、T觸發(fā)器從結(jié)構(gòu)上分主從結(jié)構(gòu)觸發(fā)器、邊沿觸發(fā)器其他類型觸發(fā)器帶使能端的觸發(fā)器、掃描觸發(fā)器施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器

3DFlip-Flops(D觸發(fā)器)DQCQDQCQQQLDCLKCLK=0時(shí),CLK=1時(shí),主鎖存器工作,接收輸入信號Qm=D從鎖存器不工作,輸出Q保持不變。主鎖存器不工作,Qm保持不變從鎖存器工作,將Qm傳送到輸出端。Master(主)Slave(從)Qm——主從結(jié)構(gòu)

4主從D工作原理及波形圖DCLKQQmDQCQDQCQQQLDCLKQm

5DCLKQDCLKQQL001110X0保

持X1保

持功能表DQCLKQ邏輯符號表示邊沿觸發(fā)特性DFlip-Flops(D觸發(fā)器)

6DCLKQDCLKQD鎖存器D觸發(fā)器——邊沿有效——電平有效鎖存器與觸發(fā)器的比較

7TimingParametersforaDFlip-Flops

D觸發(fā)器的定時(shí)參數(shù)PropagationDelay(傳播延遲(CLKQ))tpLH(CQ)

tpHL(CQ)

tsetup(建立時(shí)間)thold

(保持時(shí)間)建立時(shí)間(輸入信號先于時(shí)鐘到達(dá)的時(shí)間)保持時(shí)間(有效時(shí)鐘沿后輸入信號保持的時(shí)間)DCLKQ

8CLKQQLD利用與非門傳輸門實(shí)現(xiàn)——主從結(jié)構(gòu)Positive-Edge-TriggeredDFlip-Flop

(具有預(yù)置和清零端的正邊沿D觸發(fā)器)PR_LCLR_LPRDQCLKQCLRPR(preset)、CLR(clear)相當(dāng)于:S(set)、

R(reset)通常用于初始化電路狀態(tài)、測試等

9具有預(yù)置和清零端的正邊沿D觸發(fā)器時(shí)序圖CLKPR_LCLR_LQL

10Negative-Edge-TriggeredDFlip-Flop

(負(fù)邊沿觸發(fā)的D觸發(fā)器)DQCQDQCQQQNDCLKDQCLKQDQCQDQCQQQLDCLK正邊沿觸發(fā)

11DFlip-FlopwithEnable

(具有使能端的D觸發(fā)器)功能表QQDCLKDENCLKQQQQDCLKENDENCLKQQ01011110X0保持保持XX0保持保持XX1保持保持

12ScanFlip-Flop(掃描觸發(fā)器)FunctionTable(功能表)DQCLKQDTECLKQQLTITE=0

正常操作Q=DTE=1

進(jìn)入測試模式測試使能端測試輸入端DTETI

CLKQQLogicSymbol(邏輯符號)TETIDCLKQQ功能0X001正常0X11010X01測試11X10XXX0保持保持XXX1保持保持

13Edge-TriggeredJ-KFlip-Flop

(邊沿J-K觸發(fā)器)Q*=D=J·Q’+K’·QJKCLKQQLDQCLK

141、電路符號TFlip-Flop(T觸發(fā)器)2、特性方程3、特性表TQnQn+10000111011105、狀態(tài)轉(zhuǎn)換圖4、驅(qū)動(dòng)表QnQn+1T000011101110

15按結(jié)構(gòu)分:基本觸發(fā)器、使能控制觸發(fā)器、

主從式觸發(fā)器、維持阻塞式觸發(fā)器、

邊沿式觸發(fā)器按功能分:RS觸發(fā)器、JK觸發(fā)器D觸發(fā)器、T觸發(fā)器小結(jié)

16S-RFlip-Flops

特性方程RQSQSQRQ電路符號

17J-KFlip-Flops特性方程電路符號

18DFlip-Flops電路符號特性方程

19T

Flip-Flops電路符號特性方程

20觸發(fā)器功能轉(zhuǎn)換公式法:比較已知的和待求的觸發(fā)器特性方程。CQKJDCPQ1

21圖形法理由:觸發(fā)器特性表反映了輸入信號及現(xiàn)態(tài)與次態(tài)的關(guān)系;而驅(qū)動(dòng)表反映了狀態(tài)變化對輸入信號的要求。010111101011X01101

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論