數字電路與邏輯設計模擬題

-.z."數字電路與邏輯設計"模擬題〔補〕一.選擇題〔從四個被選答案中選出一個或多個正確答案，并將代號寫在題中的括號內〕1．EEPROM是指〔D〕A.隨機讀寫存儲器B.一次編程的只讀存儲器C.可擦可編程只讀存儲器D.電可擦可編程只讀存儲器2．以下信號中，〔BC〕是數字信號。A．交流電壓B.開關狀態(tài)C.交通燈狀態(tài)D.無線電載波3．以下中規(guī)模通用集成電路中，〔BD〕屬于時序邏輯電路.A.多路選擇器74153B.計數器74193C.并行加法器74283D.存放器741944．小數"0〞的反碼形式有〔AD〕。A．0．0……0B．1．0……0C．0．1……1D．1．1……15．電平異步時序邏輯電路不允許兩個或兩個以上輸入信號〔C〕。A．同時為0B.同時為1C.同時改變D.同時作用6．由n個變量構成的最大項，有〔D〕種取值組合使其值為1。A.nB.2nC.D.7．邏輯函數可表示為〔BCD〕。A.B.C.D.8．用卡諾圖化簡包含無關條件的邏輯函數時，對無關最小項〔D〕。A．不應考慮B.令函數值為1C．令函數值為0D．根據化簡的需要令函數值為0或者19．以下邏輯門中，〔D〕可以實現三種根本運算。A.與門B.或門C.非門D.與非門10．設兩輸入或非門的輸入為*和y，輸出為z，當z為低電平時，有〔ABC〕。A．*和y同為高電平B．*為高電平，y為低電平C．*為低電平，y為高電平D．*和y同為低電平11．以下電路中，〔AD〕是數字電路。A．邏輯門電路B.集成運算放大器C．RC振蕩電路D.觸發(fā)器12．在以下觸發(fā)器中，輸入沒有約束條件的是〔CD〕。A.時鐘R-S觸發(fā)器B.根本R-S觸發(fā)器C.主從J-K觸發(fā)器D.維持阻塞D觸發(fā)器13．標準與-或表達式是由〔B〕構成的邏輯表達式。A．與項相或B.最小項相或C.最大項相與D.或項相與14．設計一個模10計數器需要〔B〕個觸發(fā)器。A．3B.4C．6D．1015．表示任意兩位無符號十進制數至少需要〔B〕二進制數。A．6B．7C．8D．916．4線-16線譯碼器有〔D〕輸出信號。A．1B.4C．8D．16二.填空題1．八進制數15.5對應的二進制數為1101．101，十進制數為13．625。2．根據邏輯電路是否具有記憶功能，可以將其分為組合邏輯電路和時序邏輯電路兩種類型。3．邏輯函數表達式的標準形式有標準與或表達式和標準或與表達式兩種形式。4．十進制數64的8421碼為01100100，二進制數為1000000。5．邏輯函數F=A⊕B的"與-或〞表達式為，"或-與〞表達式為。6．描述一個電平異步時序邏輯電路的最簡流程表中有5個二次狀態(tài)，進展狀態(tài)編碼時需要3位二進制代碼，電路中應有3條反應回路。7．具有4個輸入端的譯碼器有16個輸出端，在工作狀態(tài)下對應輸入端的任何一種取值，有1個輸出為有效信號。8．n個邏輯變量可以構成2n個最小項。每個最小項有1種變量取值使其值為1。9．根據反演規(guī)則和對偶規(guī)則可寫出邏輯函數的反函數=，對偶函數=。10．時鐘控制RS觸發(fā)器的次態(tài)方程是約束方程是。11．T觸發(fā)器的次態(tài)方程是，要使它在時鐘脈沖作用下狀態(tài)不變，輸入端T應該接邏輯值0。12．具有3個選擇輸入端的數據選擇器能對8個輸入數據進展選擇，對應選擇輸入端的任何一種取值，可選中1個輸入數據。13．二進制數1111101對應的十進制數為125，余3碼為。14．描述一個模8同步計數器功能需要8個狀態(tài)，相應電路需要3個觸發(fā)器。15．用PROM實現邏輯函數時，應將邏輯函數表示成標準"與一或〞表達式，用PLA實現邏輯函數時，應將邏輯函數表示成最簡"與一或〞表達式。16．十進制數16.5對應的二進制數為10000.1，十六進制數為10.8。三．判斷題〔判斷各題正誤，正確的在括號內記"√〞；錯誤的在括號內記"×〞〕1．原碼和補碼均可實現將減法運算轉化為加法運算。〔×〕2．邏輯函數，則?！病獭?．電平異步時序邏輯電路反應回路之間的競爭可能導致錯誤的狀態(tài)轉移?！病獭?．A/D轉換器的功能是將數字量轉換成模擬量?！病痢?．同步時序電路中作為存儲元件的觸發(fā)器必須是帶時鐘控制端的觸發(fā)器?！病獭?．脈沖異步時序邏輯電路不允許兩個或兩個以上的輸入端同時出現脈沖?！病獭?．假設邏輯函數，則有?！病獭?．由或非門構成的根本RS觸發(fā)器輸入端RS為10時，次態(tài)為1?！病痢?．最大等效類是指包含狀態(tài)數目最多的等效類。〔×〕10．用三個觸發(fā)器作為存儲元件可構建一個同步模10計數器?！病痢?1．將十進制數轉換成二進制數一般采用按權展開求和的方法?！病痢?2．根本RS觸發(fā)器可以作為同步時序邏輯電路的存儲元件?！病痢乘模治鲱}1．分析圖1所示組合邏輯電路?！?〕寫出輸出函數的與-或表達式；〔2〕假定輸入變量ABCD不允許出現1010～1111，填寫表1所示真值表；〔3〕說明該電路功能。圖1表1ABCDW*YZABCDW*YZ0000000100100011010001010110011110001001參考答案1：分析圖1所示組合邏輯電路。(1)〔2〕假定輸入變量ABCD不允許出現1010～1111，填寫表1所示真值表；表1ABCDW*YZABCDW*YZ00000001001000110100001101000101011001110101011001111000100110001001101010111100〔3〕電路功能:8421碼→余3碼的轉換。2.分析圖2所示同步時序邏輯電路?！?〕寫出輸出函數和鼓勵函數表達式；〔2〕填寫表2所示狀態(tài)表；〔3〕作出狀態(tài)圖；〔4〕說明該電路功能。圖2表2現態(tài)次態(tài)/輸出Z*=0*=100011011參考答案2：分析圖2所示同步時序邏輯電路。〔1〕寫出輸出函數和鼓勵函數表達式；狀態(tài)表；現態(tài)y2y1次態(tài)y2(n+1)y1(n+1)/輸出Z*=0*=10001101101/010/011/000/111/100/001/010/0表2〔3〕作出狀態(tài)圖；〔4〕說明該電路功能。模4可逆計數器。3．分析圖3所示陣列邏輯圖?！?〕寫出輸出函數的表達式；〔2〕填寫表1所示真值表；〔3〕說明該電路功能。表1ABCD000001010011100101110111圖31．分析圖3所示陣列邏輯圖?！?〕；〔2〕填寫表1所示真值表；表1ABC0000010100111001011101110011110110000011〔3〕說明該電路功能。實現全減器功能。4.分析圖4所示由四路數據選擇器構成的電路?！?〕寫出輸出函數表達式；〔2〕填寫表2所示真值表；〔3〕說明該電路功能。圖4表2ABCDABCD0000000100100011010001010110011110001001101010111100110111101111參考答案4：分析圖4所示由四路數據選擇器構成的電路?！?〕寫出輸出函數表達式；〔2〕填寫表2所示真值表；表2ABCDABCD00000001001000110100010101100111000000010011001001100111010101001000100110101011110011011110111111001101111111101010101110011000〔3〕說明該電路功能。實現4位二進制數到格雷碼的轉換。5．*電平異步時序電路的流程表如表3所示，其中*1和*2為電路輸入端。分析流程表，并答復如下問題：有2條反應回路相應電路中存在競爭，當電路處在穩(wěn)定總態(tài)〔11，01〕，輸入由11→10時會發(fā)生臨界競爭，當電路處在穩(wěn)定總態(tài)〔11，11〕，輸入由11→01時或者當電路處在穩(wěn)定總態(tài)〔00，11〕，輸入由00→01時會發(fā)生非臨界競爭。五．設計題1.用T觸發(fā)器作為存儲元件，設計一個同步時序邏輯電路，實現表4所示狀態(tài)表的邏輯功能。要求：〔1〕填寫表5所示鼓勵函數和輸出函數真值表；〔2〕利用圖5所示卡諾圖，求出鼓勵函數和輸出函數最簡表達式。表4現態(tài)y2y1次態(tài)y2(n+1)y1(n+1)/輸出Z*=0*=10001111011/011/000/001/110/101/010/000/1*y2y1T2T1Z*y2y1T2T1Z000001010011100101110111表5圖5參考答案1：用T觸發(fā)器作為存儲元件，設計一個同步時序邏輯電路?！?〕鼓勵函數和輸出函數真值表如表5所示