大數(shù)電-5.2加法器結(jié)構(gòu)第五章數(shù)字集成電路基本模塊

11第五章數(shù)字集成電路基本模5.2加法PAGEPAGE8DATAPATH運算CONTROLMEMORYINPUT-DATAPATH運算CONTROLMEMORYINPUT-OUTPUT控制器、運算器、器、輸入輸出接運算器：也稱為算術(shù)邏輯單元（ALU），負責指令執(zhí)運算器由加法器、移位器、邏輯模塊等組成，加法器運算器的 電路CPU組寄存器-寄存器指R=A+B，R=A-B，R=A⊕B。。Load，store指二進制加加法器結(jié)構(gòu)設(shè)加法器電路設(shè)二進制加兩個n位二 制數(shù)據(jù)與進生1個n位的

法和與一個位輸出信

S=A

Ci=ABCi

+ABCi+ABCi

+ABCCo

AB

BCi

+ACi全加器:一位加法ABCS00000001ABCS0000000110010100110110010101011100111111

AB

PAGEPAGE9

SA

B確定邏輯結(jié)

AB

S(ABC)CO

CO2828Transistors，多個串聯(lián)PAGE10資源復用全加器：直接實

S(ABC)CO

COCiABCiABABABBAXCiABBABAB A全加器邏輯對稱

SABCoAB

ABABCS0000000110010100110110010101011100111111邏輯對稱—鏡像結(jié)

DD AA

鏡像結(jié)構(gòu)全加

S(ABC)CO（mirror

CO

AA

BPMOS網(wǎng)絡(luò)進行邏輯變形，減串聯(lián)器件數(shù)全加器：無邏輯復

SA

B

AB

40個晶體28管全加利用資源復用減少了晶體管數(shù)利用邏輯變形減少串聯(lián)PMOS數(shù)用傳輸門實現(xiàn)全加AS(AB)C(AACO(AB)CAB 全加

多位二進制加法

法和與一個位輸出信

S=A

Ci=ABCi

+ABCi+ABCi

+ABCCo

AB

BCi

+ACi利用中間變量表示加法運這些中間變量只與加數(shù)/被加數(shù)A,B有關(guān)，而與進位無GenerateGenerate(G)=Propagate(P)=AT=DeleteA 二進制加加法器結(jié)加法器電路設(shè)行波進位加法器問題:要等待低位產(chǎn)生進Ripple-Carry

(

情況關(guān)鍵路徑延遲與N成線性關(guān)td=tadder=(N-1)tcarry+加法運算的速度主要由進位傳遞的速度決A64-bit利用64個全加器實現(xiàn)的波進位加法器減能–根據(jù)控制信優(yōu)點:結(jié)構(gòu)簡單，面積缺點:速度(O(Nforbits)，假信號

1-1-....開關(guān)活動因子：假信開關(guān)活動因子大于加法器中的進Ci

Gi

Ai

Generate(G)=Propagate(P)=行波進位加法器-串行進位

加法器中的進直接產(chǎn)生組進位輸出。C0

Cin=

CinGG

10 GGCarry-Lookaheadciaibici

aibici

pici

gi1

gi1

pi1(gi

pici1gi1

pi1gi

pi1ci

gi

pi2cigi

pi2(gi

pi

pici1gi

pi2gi

pi2pi

pi2pi1piciCarry-Lookahead計算p,g信號模計算p,g信號模 pi3pi2pi1Gjgi3pi3gi2pi3pi2gi1pi3pi2

ai+