《數(shù)字電子技術(shù)》課期末考試復(fù)習(xí)題

電子信息工程學(xué)院課程名稱《數(shù)字電子技術(shù)》復(fù)習(xí)題電子信息工程學(xué)院課程名稱《數(shù)字電子技術(shù)》復(fù)習(xí)題第第1頁(yè)共8頁(yè)得分得分評(píng)卷人一、填空題（每小題△△分，共△△分）(1）邏輯代數(shù)中的三種基本的邏輯運(yùn)算是與)（或）運(yùn)算和（非）運(yùn)算。(2)邏輯變量和邏輯函數(shù)的取值只有（0）和（1)兩種取值。它們表示兩種相反的邏輯狀態(tài).(3）與邏輯運(yùn)算規(guī)則可以歸納為有0出（0)，全1出（1）.或邏輯運(yùn)算規(guī)則可以歸納為有1出（1全0出（0。與非邏輯運(yùn)算規(guī)則可以歸納為有1，全。（6)或非邏輯運(yùn)算規(guī)則可以歸納為有（1）出0，全（0)出1。（7）二極管從導(dǎo)通到截止所需時(shí)間稱為（開(kāi)通）時(shí)間。(8）OC門是集電極（)門，使用時(shí)必須在電源VCC與輸出端之間外接（電阻。（9)在數(shù)字電路中，三極管工作在（飽和）狀態(tài)和（截止)狀態(tài)。（10）低電平、(高電平（高阻態(tài)。（11)邏輯代數(shù)中三條重要的規(guī)則是（代入）規(guī)則、（對(duì)偶)規(guī)則和(反演）規(guī)則。(12）化簡(jiǎn)邏輯函數(shù)的主要方法有（代數(shù)）化簡(jiǎn)法和（卡諾圖）化簡(jiǎn)法.（13）邏輯函數(shù)的表示方法主要有（函數(shù)表達(dá)式）、(真值表）、（邏輯)、卡諾圖和波形圖。(31）編碼器按功能不同分為(二進(jìn)制）編碼器、（二-十進(jìn)制)編碼器和優(yōu)先編碼器。（32）譯碼器按功能不同分為（二進(jìn)制）譯碼器、（二—十進(jìn)制）譯碼器和顯示譯碼器。(33）8選1數(shù)據(jù)選擇器在所有輸入數(shù)據(jù)都為1時(shí)，其輸出標(biāo)準(zhǔn)與或表達(dá)式共有(8)個(gè)最小項(xiàng)。（34）輸入3位二進(jìn)制代碼的二進(jìn)制譯碼器應(yīng)有（8）個(gè)輸出端，共輸出（8)個(gè)最小項(xiàng)。（35)共陽(yáng)極LED數(shù)碼管應(yīng)由輸出（低）電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)點(diǎn)亮。而共陰極LED數(shù)碼管應(yīng)由輸出(高）電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)點(diǎn)亮。(41）二進(jìn)制數(shù)是以(2)為基數(shù)的計(jì)數(shù)體制，十進(jìn)制數(shù)是以(10）為基數(shù)的計(jì)數(shù)體制，十六進(jìn)制是以（16)為計(jì)數(shù)體制。十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)的方法是：整數(shù)部分用（2取余），小數(shù)部分用（乘2取整）法。二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法是（被加數(shù))（加數(shù)）分別為本位和、進(jìn)位數(shù)。（45）數(shù)值比較器的功能是比較兩組二進(jìn)制數(shù)的大小或相等的電路，當(dāng)輸入A=1111和B=1101時(shí)，則它們比較得結(jié)果為（A〉B）.觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，在外信號(hào)作用下這（兩個(gè)穩(wěn)定狀態(tài)）可相互轉(zhuǎn)換。邊沿JK（0（1)（保持）（55）在一個(gè)CP從式或邊沿式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。（61)對(duì)于時(shí)序邏輯電路來(lái)說(shuō)，某時(shí)刻電路的輸出狀態(tài)不僅取決于該時(shí)刻的(輸入信號(hào)），而且還取決電路的（原有狀態(tài)），因此,時(shí)序邏輯電路具有（記憶）性。（62）時(shí)序邏輯電路由（組合邏輯）電路和（存儲(chǔ)）電路兩部分組成，(存儲(chǔ)）電路必不可少。(63）計(jì)數(shù)器按進(jìn)制分:有二進(jìn)制計(jì)數(shù)器、(十）進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。（64）集成計(jì)數(shù)器的清零方式分為（異步置零）和（同步置零)；置數(shù)方式分為（同步置數(shù)）和（同步置數(shù)）。（65）4Q3Q2Q1Q0=10104(1110).(72）多諧振蕩器沒(méi)有（穩(wěn)定）狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)狀態(tài)，其振蕩周期T取決于（RC的值).(7）多諧振蕩器，常見(jiàn)的脈沖整形電路有（單穩(wěn)態(tài)觸發(fā)器（發(fā)器。（73）施密特觸發(fā)器具有回差現(xiàn)象，又稱（電壓滯后）特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為（)。電子信息工程學(xué)院課程名稱《數(shù)字電子技術(shù)》復(fù)習(xí)題電子信息工程學(xué)院課程名稱《數(shù)字電子技術(shù)》復(fù)習(xí)題第第8頁(yè)共8頁(yè)（74）在由555定時(shí)器組成的多諧振蕩器中，其輸出脈沖的周期T為（0.7(R1+R2）C)）.(75）在由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器中，其輸出脈沖寬度tW為（1.1RC）。(81)（保持（量化）轉(zhuǎn)換器用以將輸入的二進(jìn)制代碼轉(zhuǎn)換為相應(yīng)（.R—2RT型網(wǎng)絡(luò)D／A(基準(zhǔn)電壓（R—2RT型電阻網(wǎng)絡(luò)）和（)等部分組成。轉(zhuǎn)換器從轉(zhuǎn)換過(guò)程看可分為兩類（直接A/D轉(zhuǎn)換器）和（間接A/D轉(zhuǎn)換器）兩類。得分評(píng)卷人A/D轉(zhuǎn)換器的位數(shù)越多，能分辨最小模擬電壓的值就（越小得分評(píng)卷人二、判斷題每小題△△分，共△△分；對(duì)的打“∨）二極管可組成與門電路，但不能組成或門電路（×）三態(tài)輸出門可實(shí)現(xiàn)“線與”功能（×）.（×）（4）74LS00是2輸入端4與非門。（√）(√）.（√）卡諾圖化簡(jiǎn)邏輯函數(shù)的實(shí)質(zhì)時(shí)合并相鄰最小項(xiàng)。（）(23）因?yàn)?，所以?×）(24）因?yàn)?，所以。（×）?5）邏輯函數(shù)又可以寫成.（√)（31）優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效（×）（32)編碼與譯碼是互逆的過(guò)程。(√）（√)共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)（√）數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程（√)（41）一個(gè)n為二進(jìn)制數(shù)，最高位的權(quán)值是2n—1.(√）（42）458421BCD（×）（43）3BCD3位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)（×)(44)半加器只考慮1位二進(jìn)制數(shù)相加,不考慮來(lái)自低位的進(jìn)位數(shù).（√）（45)數(shù)值比較器是用于比較兩組二進(jìn)制數(shù)大小的電路。(×)(51)RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（√)主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同（√）對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)（×）若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持可選用T且令T=A（×)(55）同步DCP=1期間,DQ（×)同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP（√）十進(jìn)制計(jì)數(shù)器由十個(gè)觸發(fā)器組成（√）（×)（64）4（√）（65)雙向移位寄存器可同時(shí)執(zhí)行左移和右移功能（×)(×）施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)（√）（73)多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比（√）石英晶體多諧振蕩器的振蕩頻率與電路中的RC（×）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比（×）（81）D/A轉(zhuǎn)換器的位數(shù)越多,轉(zhuǎn)換精度越高。（√）（82)雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。(√）（3）采樣定理的規(guī)定是為了能不失真地恢復(fù)原模擬信號(hào)，而又不使電路過(guò)于復(fù)雜。(√）（84）A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需的時(shí)間越小，轉(zhuǎn)換速度越慢（×）得分評(píng)卷人A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越小（√得分評(píng)卷人三、單項(xiàng)選擇題(每小題△△分，共△△分，將對(duì)的序號(hào)填入括號(hào)內(nèi)，每小題只有一個(gè)選項(xiàng)是對(duì)的，多選無(wú)效)(1）要使與門輸出恒為0，可將與門的一個(gè)輸入端（A）。A.接0 B。接1 C.接、1都可以 。輸入端并聯(lián)要使或門輸出恒為1，可將或門的一個(gè)輸入端（B ）。A。接0 B. 接1 C.接01都可以 D.輸入端并聯(lián)要使異或門成為反相器時(shí)，則另一個(gè)輸入端應(yīng)接（B ）。A。接0 B。接1 C.接、1都可以 D.兩輸入端并聯(lián)集電極開(kāi)路門門）在使用輸出端通過(guò)電阻(B ）。A。地 B。電源 C。輸入端 D. 都不對(duì)以下電路中常用于總線應(yīng)用的有（D 。A。OC門 B. CMOS與非門 C. 漏極開(kāi)路門 D.TSL門(21）指出下列各式中哪個(gè)是3變量ABC的最小項(xiàng)（B）.A．AB B. ABC C。AC D。 A+B（22)邏輯項(xiàng)的邏輯相鄰項(xiàng)為（A）A。 B.C.D.（23）實(shí)現(xiàn)邏輯函數(shù)需要用（B）A. 兩個(gè)與非門 。三個(gè)與非門 C. 兩個(gè)或非門D. 三個(gè)或非門使邏輯函數(shù)取值為1的變量取值( C ）A。001 B。101 C. 011 D. 111函數(shù)與，（D ）互為對(duì)偶式 ?；榉春瘮?shù) C. 相等 D。 、C都不對(duì)若在編碼器中有50個(gè)編碼對(duì)象,則要求輸出二進(jìn)制代碼位數(shù)為( B 位A。5 B。6 C。10 D。50一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入)端有（C 個(gè).A.1 B。2 C.4 D.16（34）用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使( A 。A。D0=D2=0,D1=D3=1 B.D0=D2=1，D1=D3=0C。D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=(35)八路數(shù)據(jù)分配器，其地址輸入端有（C ）個(gè)。A。1 B。2 C。3 D.4 E.8（41）1010的基數(shù)是（B）A10 B、2 C、16 D、任意(42）二進(jìn)制數(shù)的權(quán)值是（D）、10的冪 B8的冪 C16的冪 D2的冪(43)和4位串行進(jìn)位加法器相比,使用4位超前進(jìn)位加法器的目的是（B）A、完成4位加法運(yùn)算 B、提高加法運(yùn)算速度C、完成串并行加法運(yùn)算 、完成加法運(yùn)算自動(dòng)進(jìn)位(A）A、數(shù)值比較器 B、數(shù)據(jù)分配器 C、數(shù)據(jù)選擇器 、編碼器（45）8位串行進(jìn)位加法器由（A）A8個(gè)全加器組成 8個(gè)半加器組成C4個(gè)全加器和4個(gè)半加器組成 D16個(gè)全加器組成(51）存儲(chǔ)8位二進(jìn)制信息要 D個(gè)觸發(fā)器。A.2 B。3 C.4 D.8（52)對(duì)于JK觸發(fā)器，若J=K，則可完成 C 觸發(fā)器的邏輯功能。A。RS B.D C.T D.Tˊ欲使JK觸發(fā)器按Qn+1=Qn工作,可使JK觸發(fā)器的輸入端 ABDF 。J=K=0 B。J=Q，K= C。J=，K=Q D。J=Q，K=0 E。J=0，K=欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D=D 。A。0 B。1 C。Q D。為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 A 。J=D，K= B。K=D,J= C。J=K=D D。J=K=A.A.工作速度高 B。觸發(fā)器利用率高C。電路簡(jiǎn)單 D。不受時(shí)鐘CP控制.（62DA.4B.5C.9D20（63）8D8器中。A.1 B.2 C.4D8（64）8421BCDB個(gè)觸發(fā)器。A。3 B。4 C。5D.10（65）/A）A.BC.D（71）多諧振蕩器可產(chǎn)生 B 。A。正弦波 B。矩形脈沖 C。三角波 D.鋸齒波（72）石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 C。A.速度高 B。電路簡(jiǎn)單 C.振蕩頻率穩(wěn)定 D。輸出波形邊沿陡峭（73）555ABC。A.BC.DJK(74）用555CO10VB.A.3。33V B.5V C.6。66V D.10V(75)以下各電路中，B可以產(chǎn)生脈沖定時(shí)。A。多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C。施密特觸發(fā)器D。石英晶體多諧蕩器倒TD/A（B）A。分散值 R和2R C.2R和3R 和R/2(82)（）A。采樣 B。量化 C。保持 D。編碼D。A.采樣 B。量化 C.保持 D.編碼。A。采樣 B。量化 C.保持 D.編碼A是A/D得分評(píng)卷人A。并聯(lián)比較型B.逐次逼近型C.雙積分型D。施密特觸發(fā)器四、簡(jiǎn)答題（每小題△△分，共△△分得分評(píng)卷人1Vcc入端并接。變量,42n無(wú)關(guān)項(xiàng)可以取0，也可以取1，它的取值對(duì)邏輯函數(shù)值沒(méi)有影響，應(yīng)充分利用這一特點(diǎn)化簡(jiǎn)邏輯函數(shù),以得到更為滿意的化簡(jiǎn)結(jié)果。3。什么是譯碼器？常用的譯碼器有哪些？答:譯碼是編碼的逆過(guò)程，它將輸入代碼轉(zhuǎn)換成特定的輸出信號(hào),即將每個(gè)代碼的信息“翻譯"器有二進(jìn)制譯碼器、二—十進(jìn)制譯碼器、顯示譯碼器等。4.什么是數(shù)據(jù)分配器？答：將一路輸入數(shù)據(jù)分配到多路數(shù)據(jù)輸出中的指定通道上的邏輯電路稱為數(shù)據(jù)分配器，又稱多路數(shù)據(jù)分配器。數(shù)據(jù)分配器和譯碼器非常相似。將譯碼器進(jìn)行適當(dāng)連接，就能實(shí)現(xiàn)數(shù)據(jù)分配的功能。.前者具有記憶功能，用于構(gòu)成時(shí)序邏輯電路；后者沒(méi)有記憶功能，用于構(gòu)成組合邏輯電路。.一個(gè)觸發(fā)器可存儲(chǔ)1位二進(jìn)制碼，存儲(chǔ)n位二進(jìn)制碼則需用n個(gè)觸發(fā)器。觸發(fā)器的邏輯功能是指觸發(fā)器的次態(tài)與現(xiàn)態(tài)及輸入信號(hào)之間的邏輯關(guān)系。其描述方法主要(RS觸發(fā)器D觸發(fā)器JKTT′觸發(fā)器61．時(shí)序邏輯電路由觸發(fā)器和組合邏輯電路組成，其中觸發(fā)器必不可少。時(shí)序邏輯電路的輸出不僅與輸入有關(guān),而且還與電路原來(lái)的狀態(tài)有關(guān)。時(shí)序邏輯電路按時(shí)鐘控制方式不同分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路.前者所有觸發(fā)CPCP刻翻轉(zhuǎn)。后者時(shí)鐘脈沖CP.描述時(shí)序電路邏輯功能的方法有邏輯圖、狀態(tài)方程、驅(qū)動(dòng)方程、輸出方程、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等。時(shí)序邏輯電路分析的關(guān)鍵是求出狀態(tài)方程和狀態(tài)轉(zhuǎn)換真值表，然后分析時(shí)序邏輯電路的功能.62．計(jì)數(shù)器是快速記錄輸入脈沖個(gè)數(shù)的部件。按計(jì)數(shù)進(jìn)制分有：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器/減計(jì)數(shù)器；按觸發(fā)器翻轉(zhuǎn)是否.功能表是其正確使用的依據(jù)。利用集成計(jì)數(shù)器可以很方便地構(gòu)成N進(jìn)制（.和反饋置數(shù)法，當(dāng)需要擴(kuò)大計(jì)數(shù)器容量時(shí)，可將多片集成計(jì)數(shù)器進(jìn)行級(jí)聯(lián)。反饋清零法和反饋置數(shù)法的主要不同是：反饋歸零法將反饋控制信號(hào)加至清零端上；而反饋置數(shù)法則將反饋控制信號(hào)加至置數(shù)端LD上，且必須給置數(shù)輸入端D3～D000，也可以非0.設(shè)計(jì)時(shí)，應(yīng)弄清歸零或置數(shù)功能是同步還是異步的，同步則反饋控制信號(hào)取自SN-1；異步則反饋控制信號(hào)取自SN。.移位寄存器有單向移位寄存器和雙向移位寄存器。集成移位寄存器使用方便、功能全、輸入和輸出方式使兩個(gè)暫穩(wěn)態(tài)相互自.因此，多諧振蕩器接通電源后便輸出周期性的矩形脈沖。改變電容充、放電回路中的C多諧振蕩器主要用作信號(hào)源。大于正向閾值電壓UT+時(shí)而當(dāng)輸入電壓小于負(fù)向閾值電壓UT-時(shí),脈沖輸出，特別是可將邊沿變化緩慢的信號(hào)變換成邊沿陡峭的矩形脈沖?？垢蓴_能力越強(qiáng)。施密特觸發(fā)器主要用于波形變換成、脈沖整形、幅度鑒別等。,RCRC值的大小，可改變輸出脈沖的寬度。74．555定時(shí)器是一種用途很廣的多功能電路,只需外接少量的阻容元件就可很方便地組成施密,應(yīng)用。81。D/A轉(zhuǎn)換是將輸入的數(shù)字量轉(zhuǎn)換為與之成正比的模擬電量。常用的D/A轉(zhuǎn)換器主要有權(quán)R-2R倒T.R—2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器所需電阻種類少，轉(zhuǎn)換速度快,便于集成化，但轉(zhuǎn)換精度較低。權(quán)電流網(wǎng)絡(luò)D/A和轉(zhuǎn)換精度都比較高。82A/D轉(zhuǎn)換是將輸入的模擬電壓轉(zhuǎn)換為與之成正比的數(shù)字量。常用A/D轉(zhuǎn)換器主要有并聯(lián)比其中，并聯(lián)比較型A/D價(jià)格貴雙積分型A/D;逐次漸近型也,其速度較快、精度較高、價(jià)格適中，因而被廣泛采用。83A/D前兩個(gè)步驟在取樣-保持電路中完成，后兩個(gè)步驟在A/D頻率fs必須大于等于輸入模擬信號(hào)頻譜中最高頻率分量的2倍.這樣才能不失真地恢復(fù)出原來(lái)的模擬信號(hào)。得分評(píng)卷人84D/A轉(zhuǎn)換器和A/D和精度越高。基準(zhǔn)電壓VREFA/D轉(zhuǎn)換中，它的值對(duì)量化誤差、分辨率都有影響。一般應(yīng)按器件手冊(cè)給出的范圍確定VREF值，并且保證輸入的模VREF得分評(píng)卷人五、分析應(yīng)用題（每小題△△分，共△△分）1.秒信號(hào)發(fā)生電路秒信號(hào)發(fā)生電路產(chǎn)生1Hz的時(shí)間基準(zhǔn)信號(hào)，數(shù)字鐘大多采用32768（215）Hz石英晶體振蕩器,經(jīng)過(guò)15級(jí)二分頻,獲得1Hz的秒脈沖，秒脈沖發(fā)生器電路如圖6-36所示。圖6-36 秒脈沖發(fā)生器該電路主要應(yīng)用CD4060，CD4060//容、石英晶體共同組成215=32768Hz,1