集成電路工藝習(xí)題解答

熱擴(kuò)散1在950oC溫度下，進(jìn)行30分鐘的硼預(yù)淀積，試計(jì)算結(jié)深和摻入雜質(zhì)總量。假設(shè)襯底為ND＝1.81016cm-3n型摻雜硅，且硼的表面濃度為Cs＝1.81020cm-`3.如果將問題（1）中的樣品在中性氣氛下再進(jìn)行60分鐘，1050oC的退火，試計(jì)算擴(kuò)散分布和結(jié)深。假設(shè)測(cè)得的磷分布可以用高斯函數(shù)表示，其擴(kuò)散系數(shù)D＝2.310-13cm2/s，測(cè)得的表面濃度為1.01018原子/cm3，結(jié)深為1m（襯底濃度為1.01015cm-3），試計(jì)算擴(kuò)散時(shí)間和擴(kuò)散層中雜質(zhì)總量。熱擴(kuò)散2對(duì)于硅中的低濃度磷再分布擴(kuò)散（擴(kuò)散溫度為1000oC），當(dāng)溫度與時(shí)間分別發(fā)生1％的變化時(shí)，所對(duì)應(yīng)的表面濃度變化的百分比？對(duì)摻有1015cm-3的硼雜質(zhì)的硅片進(jìn)行砷擴(kuò)散，擴(kuò)散溫度為1100oC，時(shí)間為3小時(shí)，如果表面濃度保持在41018cm-3，試計(jì)算砷的最終擴(kuò)散分布、擴(kuò)散長(zhǎng)度和結(jié)深。如果將問題（2）中的砷擴(kuò)散溫度改為900oC，時(shí)間仍為3小時(shí)，同樣的表面濃度，試計(jì)算砷的最終擴(kuò)散分布和結(jié)深。（提示：900oC下硅的本征載流子濃度為21018cm-3，所以擴(kuò)散方式為非本征擴(kuò)散，擴(kuò)散系數(shù)近似認(rèn)為D＝Din/ni）離子注入1通過氧化層上所開的窗口注入80KeV的硼到硅中形成p-n結(jié)。如果硼的劑量是21015cm-2，而n型襯底的濃度是1015cm-3，試問結(jié)深位置。（忽略熱擴(kuò)散效應(yīng)）Fig17在458頁(yè)如下通過厚度為25nm的柵極氧化層進(jìn)行閾值電壓調(diào)整注入。p型硅襯底晶向?yàn)?lt;100>，電阻率為10cm。如果在40KeV硼注入增加的閾值電壓為1V，計(jì)算a）硼濃度的峰值所在位置?b)單位面積總注入劑量為多少？C）注入到硅中劑量為多少？（提示:80keV硼離子在硅中的Rp=230nm,

p=62nm，射程和標(biāo)準(zhǔn)偏差與注入能量假設(shè)成線性關(guān)系SiO2的阻止本領(lǐng)與Si相同）例三在458頁(yè)離子注入2如果50KeV的硼注入到硅襯底，試計(jì)算損傷密度，如果要使晶格損傷達(dá)到非晶閾值（10%硅原子密度）,那么注入離子所需劑量是多少?假設(shè)硅原子密度為5.021022cm－3，硅的移位能量為15eV，范圍是2.5nm，硅晶面間距是0.25nm。Fig16在457頁(yè)，如下：如果柵極氧化層厚度為4nm，試計(jì)算將p溝道閾值電壓降低1V所需要的注入劑量。假設(shè)注入電壓被調(diào)整到可使分布的峰值發(fā)生在氧化硅與硅的界面上，因此只有一半的注入離子進(jìn)入硅中，進(jìn)而假設(shè)硅中90％的注入離子由退火而激活電學(xué)特性，這些假設(shè)使45％的被注入的離子可用于閾值電壓的調(diào)整，同時(shí)也假設(shè)所有在硅中的電荷都位于硅/二氧化硅界面。當(dāng)砷以100KeV注入而抗蝕劑的厚度為400nm時(shí)，試推算此抗蝕劑掩蔽層防止離子穿透的阻擋率（已知抗蝕劑的Rp*＝0.6m，Rp*＝0.2m）。如果抗蝕劑厚度改為1m，試計(jì)算掩蔽層的阻擋率。公式在466頁(yè)如下：薄膜淀積1計(jì)算下列CVD系統(tǒng)的薄膜淀積速率：hG=1.0cmsec-1，kS=10cmsec-1，反應(yīng)劑分壓PG=1torr，總氣壓PT=1atm=760torr，氣相的總濃度CT=11019cm-3，淀積薄膜的密度為N=510留作習(xí)題多晶硅薄膜采用1270C下CVD制作。氣流中硅原子的濃度為4×1016/cm3，薄膜生長(zhǎng)速率和氣流流速的平方根的關(guān)系曲線如下圖。簡(jiǎn)單解釋在低氣流流速時(shí)，淀積速率與氣流流速的平方根成線形關(guān)系的原因。簡(jiǎn)單解釋為什么在高氣流流速時(shí)，淀積速率與氣流流速無(wú)關(guān)。用動(dòng)力學(xué)模型估算淀積速率為0.1m/min時(shí)的質(zhì)量輸運(yùn)系數(shù)hG（多晶硅的原子密度為5×1022/cm下圖示意的是CVD中的質(zhì)量耗盡問題可以利用提高氣流流速的方法解決（保持氣流分壓不變）。試解釋其原理。薄膜淀積2蒸發(fā)率可以表達(dá)為，其中，Pe為源的蒸汽壓，可以表達(dá)為，H為蒸發(fā)熱，R0為阿夫加德羅常數(shù)（）。對(duì)于鋁，H＝64000cal/mol。計(jì)算T＝1350K時(shí)，鋁蒸發(fā)率對(duì)于溫度的靈敏度S，即。簡(jiǎn)單求導(dǎo)，留作習(xí)題。（選做）硅片直徑為D，放置在高于小平面蒸發(fā)源H的位置，假定蒸發(fā)流F與cos成正比，為束流與平面源法線方向的夾角（如圖）。推導(dǎo)公式，用D和H來(lái)表達(dá)硅片中心的淀積薄膜厚度與硅片邊緣的膜厚之比。這是點(diǎn)蒸發(fā)源的刻蝕原理2 氟原子（F）刻蝕硅速率為：(nm/min)，其中是氟原子濃度(cm－3)，是絕對(duì)溫度(K)，是激活能(2.84kcal/mol)，是氣體常數(shù)(1.987calK)。如果是，試計(jì)算室溫下硅的刻蝕速率。SiO2被氟原子刻蝕的速率如下：(nm/min)，這里＝，＝3.76kcal/mol。試計(jì)算室溫下SiO2的刻蝕速率和SiO2對(duì)Si的刻蝕選擇比?？涛g400nm的多晶硅層而不會(huì)去除超過1nm厚的底部柵氧化層，試找出所需的刻蝕選擇比。假設(shè)多晶硅刻蝕工藝具有10％的刻蝕速率均勻度?；ミB 求2.52.5mm2的芯片上能制造的電阻最大值是多少？設(shè)薄層電阻為1K/，電阻條線寬為2m，電阻條與電阻條的中心間距為4m.、某0.5m數(shù)字CMOS技術(shù)有5m寬的晶體管。鋁的最小線寬為1m，厚度為1m。假設(shè)n＝400cm2/Vs,氧化層厚度t=10nm，VDD＝3.3V，閾值電壓為0.6V。最后假設(shè)當(dāng)截面面積為1m2的鋁線傳送有NMOS晶體管所能提供的最大電流時(shí)，閾值電壓可被容忍的最大壓降為0.1V。試問可允許的導(dǎo)線長(zhǎng)度是多少？（鋁的電阻率為2.710-8cm）工藝集成假定襯底摻雜濃度為1015cm-3，源漏的摻雜濃度為1020cm-3，結(jié)深為0.5m，閾值電壓調(diào)節(jié)注入時(shí)要求表面摻雜濃度為1017cm-3，而且在距表面0.5m處降至與襯底濃度相同。根據(jù)你設(shè)計(jì)的工藝步驟，i)設(shè)計(jì)LOCOS和柵氧化所需的氣氛，計(jì)算LOCOS所需的氧化時(shí)間和溫度。ii)計(jì)算形成源漏和兩個(gè)閾值電壓調(diào)節(jié)所需的離子注入劑