內(nèi)存的工作原理

內(nèi)存的工作原理現(xiàn)代的PC（包括NB）都是以存儲器為核心的多總線結(jié)構(gòu)，即CPU只通過存儲總線與主存儲器交換信息（先在Cache里找數(shù)據(jù)，如果找不到，再去主存找）。輸入輸出設(shè)備通過I/O總線直接與主存儲器交換信息。在I/O設(shè)備和主存儲器之間配置專用的I/O處理器。CPU不直接參與I/O設(shè)備與主存儲器之間的信息傳送。存儲器分為內(nèi)部存儲器和外部存儲器（或者叫主存儲器和輔助存儲器）。內(nèi)部存儲器簡稱內(nèi)存，也可稱為主存。從廣義上講，只要是PC內(nèi)部的易失性存儲器都可以看作是內(nèi)存，如顯存，二級緩存等等。外卜部存儲器也稱為外卜存，主要由一些非易失性存儲器構(gòu)成，比如硬盤、光盤、U盤、存儲卡等等。內(nèi)存作為數(shù)據(jù)的臨時倉庫，起著承上啟下的作用，一方面要從外存中讀取執(zhí)行程序和需要的數(shù)據(jù)，另一方面還要為CPU服務(wù)，進(jìn)行讀寫操作。所以主存儲器快慢直接影響著PC的速度。下面我就從內(nèi)存的原理開始談起。一、原理篇內(nèi)存工作原理內(nèi)存尋址首先，內(nèi)存從CPU獲得查找某個數(shù)據(jù)的指令，然后再找出存取資料的位置時（這個動作稱為“尋址”），它先定出橫坐標(biāo)（也就是“列地址”）再定出縱坐標(biāo)（也就是〃行地址”），這就好像在地圖上畫個十字標(biāo)記一樣，非常準(zhǔn)確地定出這個地方。對于電腦系統(tǒng)而言，找出這個地方時還必須確定是否位置正確，因此電腦還必須判讀該地址的信號，橫坐標(biāo)有橫坐標(biāo)的信號（也就是RAS信號，RowAddressStrobe）縱坐標(biāo)有縱坐標(biāo)的信號（也就是CAS信號，ColumnAddressStrobe），最后再進(jìn)行讀或?qū)懙膭幼鳌Ｒ虼?，?nèi)存在讀寫時至少必須有五個步驟：分別是畫個十字（內(nèi)有定地址兩個操作以及判讀地址兩個信號，共四個操作）以及或讀或?qū)懙牟僮?，才能完成?nèi)存的存取操作。內(nèi)存?zhèn)鬏敒榱藘Υ尜Y料，或者是從內(nèi)存內(nèi)部讀取資料，CPU都會為這些讀取或?qū)懭氲馁Y料編上地址（也就是我們所說的十字尋址方式），這個時候，CPU會通過地址總線（AddressBus）將地址送到內(nèi)存，然后數(shù)據(jù)總線（DataBus）就會把對應(yīng)的正確數(shù)據(jù)送往微處理器，傳回去給CPU使用。存取時間所謂存取時間，指的是CPU讀或?qū)憙?nèi)存內(nèi)資料的過程時間，也稱為總線循環(huán)（buscycle）。以讀取為例，從CPU發(fā)出指令給內(nèi)存時，便會要求內(nèi)存取用特定地址的特定資料，內(nèi)存響應(yīng)CPU后便會將CPU所需要的資料送給CPU，一直到CPU收到數(shù)據(jù)為止，便成為一個讀取的流程。因此，這整個過程簡單地說便是CPU給出讀取指令，內(nèi)存回復(fù)指令，并丟出資料給CPU的過程。我們常說的6ns（納秒，秒-9）就是指上述的過程所花費的時間，而ns便是計算運(yùn)算過程的時間單位。我們平時習(xí)慣用存取時間的倒數(shù)來表示速度，比如6ns的內(nèi)存實際頻率為1/6ns=166MHz（如果是DDR就標(biāo)DDR333,DDR2就標(biāo)DDR2667）。內(nèi)存延遲內(nèi)存的延遲時間（也就是所謂的潛伏期，從FSB到DRAM）等于下列時間的綜合：FSB同主板芯片組之間的延遲時間（±1個時鐘周期），芯片組同DRAM之間的延遲時間（±1個時鐘周期），RAS到CAS延遲時間：RAS（2-3個時鐘周期,用于決定正確的行地址），CAS延遲時間（2-3時t中周期，用于決定正確的列地址），另外還需要1個時鐘周期來傳送數(shù)據(jù)，數(shù)據(jù)從DRAM輸出緩存通過芯片組到CPU的延遲時間（±2個時鐘周期）。一般的說明內(nèi)存延遲涉及四個參數(shù)CAS（ColumnAddressStrobe行地址控制器）延遲，RAS（RowAddressStrobe列地址控制器）-to-CAS延遲，RASPrecharge（RAS預(yù)沖電壓）延遲，Act-to-Precharge（相對于時鐘下沿的數(shù)據(jù)讀取時間）延遲。其中CAS延遲比較重要，它反映了內(nèi)存從接受指令到完成傳輸結(jié)果的過程中的延遲。大家平時見到的數(shù)據(jù)3-3-3-6中，第一參數(shù)就是CAS延^（CL=3）O當(dāng)然，延遲越小速度越快。二外觀篇由于筆記本的空間設(shè)計要求，筆記本內(nèi)存比臺式機(jī)內(nèi)存條要窄，通常采用SO-DIMM模組規(guī)范，布線也比較緊湊，針腳也為標(biāo)準(zhǔn)的200Pin。我們經(jīng)?？吹降膬?nèi)存上，一般的元件有內(nèi)存顆粒、電路板、SPD芯片、排阻（終結(jié)電阻）和針腳。下面我來分別介紹一下。顆粒內(nèi)存顆粒就是大家平時見到內(nèi)存上一個個的集成電路塊。顆粒是內(nèi)存的主要組成部分，顆粒性能可以說很大程度上決定了內(nèi)存的性能，常見的顆粒有以下一些參數(shù)。A.廠商市場上生產(chǎn)內(nèi)存顆粒的廠商主要有Hynix（現(xiàn)代電子），SamsungElectronics（***電子），Micro（美光），Infineon（英飛凌），Kingmax（勝創(chuàng)）等等。不過需要注意的一點是，“內(nèi)存顆?！焙汀皟?nèi)存條”是完全不同的兩回事。能夠生產(chǎn)內(nèi)存顆粒的廠商全球沒幾個，而有了內(nèi)存顆粒后內(nèi)存條的生產(chǎn)就要簡單得多，生產(chǎn)者自然要多得多。充斥市場的雜牌內(nèi)存條與品牌內(nèi)存條有著根本的區(qū)別，它們在成本上也有很多不同。Kingston.Kingmax、金邦等大的品牌內(nèi)存條采用的都是符合Intel規(guī)定的6層PCB板和現(xiàn)代、***等內(nèi)存大廠的內(nèi)存顆粒，按照嚴(yán)格的工藝進(jìn)行生產(chǎn)；而那些雜牌內(nèi)存條雖然號稱，，***”、，，現(xiàn)代”，其實就是一些小廠和作坊，他們拿來大廠內(nèi)存顆粒的切割角料，焊到劣質(zhì)的PCB板上就下了線，品質(zhì)完全沒有保證，而且經(jīng)常與一些大的經(jīng)銷商結(jié)成聯(lián)盟來生產(chǎn)和銷售，價格波動也更容易受到渠道因素的影響。8.內(nèi)存芯片類型內(nèi)存芯片類型分SDRAM,DDRSDRAM,DDRHSDRAMSDRAM、DDRSDRAM和DDRSDRAM同出一門，者6屬SDRAM系，因此三者的顆粒在外觀上不容易分辨，。但是由于采用的物理技術(shù)不同，三者在電路，延遲，帶寬上還是有很大區(qū)別的，區(qū)分三者一般都是看顆粒的參數(shù)或者針腳和缺口位置，后面我會重點講DDR和DDRH技術(shù)。仁內(nèi)存工藝和工作電壓SDRAM內(nèi)存工藝主要以CMOS為主，內(nèi)存的工作電壓和內(nèi)存的芯片類型有很大關(guān)系，在JEDEC（JointElectronDeviceEngineeringCouncil電子元件工業(yè)聯(lián)合會）的規(guī)范中，SDRAM的工作電壓是3.3V,DDR是2.5V,DDRH；是1.8V。D芯片密度，位寬及刷新速度芯片的密度一般都會用bit為單位進(jìn)行表示（1B=8bit）,比如16Mbit是16Mbit《8bit=2MB也就是單顆芯片是2MB的。還有一個參數(shù)就是位寬，SDRAM系的位寬是64bit，采用多少個顆粒（一般為偶數(shù)）組成64bit也是不一樣的。比如一個芯片是4bit的，那么要用16個同樣的芯片才能組成64bits的，如果芯片是16bit那么只須4個就可以了。舉個例子，256MB的內(nèi)存可以用512bits《8x4顆二256MB,4顆x16bit=64bit來組成，一般表示為512Mbitsx16bit或64MBx16bit。刷新速度，內(nèi)存條是由電子存儲單元組成的，刷新過程對以列方式排列在芯片上的存儲單元進(jìn)行充電。刷新率是指被刷新的列的數(shù)目兩個常用的刷新率是2K和4K。2K模式能夠在一定的時間內(nèi)刷新較多的存儲單元并且所用時間較短，因此2K所用的電量要大于4K。4K模式利用較慢的時間刷新較少的存儲單元，然而它使用的電量較少。一些特殊設(shè)計的SDRAM具有自動刷新功能，它可自動刷新而不借助CPU或外部刷新電路。建立在DRAM內(nèi)部的自動刷新，減少了電量消耗，被普遍應(yīng)用于筆記本電腦。E.BankI內(nèi)存的Bank—般分為物理Bank和邏輯Bank。物理Bank體現(xiàn)在SDRAM內(nèi)存模組上，"Bank數(shù)'表示該內(nèi)存的物理存儲體的數(shù)量。（等同于”行"/Row）。邏輯Bank表示一個SDRAM設(shè)備內(nèi)部的邏輯存儲庫的數(shù)量。（現(xiàn)在通常是4個bank）。此外，對于主板，它還表示DIMM連接插槽或插槽組，例如Bank0或BankA。這里的Bank是內(nèi)存插槽的計算單位，它是電腦系統(tǒng)與內(nèi)存之間數(shù)據(jù)總線的基本工作單位。只有插滿一個BANK，電腦才可以正常開機(jī)。舉個例子，1個SDRAM線槽一個Bank為64bit，而老早以前的EDO內(nèi)存是32bit的，必須要安裝兩根內(nèi)存才能正常工作。主板上的Bank編號從Bank0開始，必須插滿Bank0才能開機(jī)，Bank1以后的插槽留給日后升級擴(kuò)充內(nèi)存用。F.電氣接口類型一般的電氣接口類型與內(nèi)存類型對應(yīng)，如SDRAM是SSTL_3(3.3V)、DDR是SSTL_2(2.5V)、DDRH是SSTL_18(1.8V)。6.內(nèi)存的封裝現(xiàn)在比較普遍的封裝形式有兩種BGA和TSOP兩種，BGA封裝分FBGA,|JBGA,TinyBGA(KingMAX)等等，TSOP分TSOPI和TSOPnoBGA封裝具有芯片面積小的特點，可以減少PCB板的面積，發(fā)熱量也比較小，但是需要專用的焊接設(shè)備，無法手工焊接。另外一般BGA封裝的芯片，需要多層PCB板布線，這就對成本提出了要求。此外，BGA封裝還擁有芯片安裝容易、電氣性能更好、信號傳輸延遲低、允許高頻運(yùn)作、散熱性卓越等許多優(yōu)點，它成為DDRH官方選擇也在情理之中。而TSOP相對來說工藝比較成熟，成本低，缺點是頻率提升比較困難，體積較大，發(fā)熱量也比BGA大。速度及延遲—般內(nèi)存的速度都會用頻率表示。比如大家常?？吹降腟DRAM133、DDR266、DDRH533其實物理工作頻率都是133MHz,只是采用了不同的技術(shù)，理論上相當(dāng)于2倍或4倍的速率運(yùn)行，還有一種表示速度方法是用脈沖周期來表示速度，一般是納秒級的。比如1/133MHz=7ns，說明該內(nèi)存的脈沖周期是7ns。內(nèi)存延遲我前面說過了，參數(shù)一般為4個，也有用3個的，數(shù)字越小表示延遲越小，速度越快。工作溫度工作溫度：工業(yè)常溫(-40-85度)；擴(kuò)展溫度(-25-85度)電路板電路板也稱PCB版，是印刷電路板電子板卡的基礎(chǔ)，由若干層導(dǎo)體和絕緣體組成的平板。電路圖紙上的線路都蝕刻在其上，然后焊接上電子元件。由于所有的內(nèi)存元件都焊在電路版上，因此電路板的布線是決定內(nèi)存穩(wěn)定性的重要方面，跟據(jù)Intel的規(guī)范，DDR內(nèi)存必須使用6層PCB版才能保證內(nèi)存的電氣化功能和運(yùn)行的穩(wěn)定性。所以建議大家購買大廠的產(chǎn)品，不要使用來歷不明的山寨貨。3.SPD及SPD芯片SPD（SerialPresenceDetect）-串行存在偵測，SPD是一顆8針的EEPROM（ElectricallyErasableProgrammableROM電子可擦寫程序式只讀內(nèi)存），容量為256字節(jié)~2KB，里面主要保存了該內(nèi)存的相關(guān)資料，如容量、芯片廠商、內(nèi)存模組廠商、工作速度、是否具備ECC校驗等。SPD的內(nèi)容一般由內(nèi)存模組制造商寫入。支持SPD的主板在啟動時自動檢測SPD中的資料，并以此設(shè)定內(nèi)存的工作參數(shù)。當(dāng)開機(jī)時PC的BIOS將自動讀取SPD中記錄的信息，如果沒有SPD，就容易出現(xiàn)死機(jī)或致命錯誤的現(xiàn)象。建議大家購買有SPD芯片的內(nèi)存。4排阻排阻，也稱終結(jié)電阻（終結(jié)器）是DDR內(nèi)存中比較重要的硬件。DDR內(nèi)存對工作環(huán)境提出很高的要求，如果先前發(fā)出的信號不能被電路終端完全吸收掉而在電路上形成反射現(xiàn)象，就會對后面信號的影響從而造成運(yùn)算出錯。因此目前支持DDR主板都是通過采用終結(jié)電阻來解決這個問題。由于每根數(shù)據(jù)線至少需要一個終結(jié)電阻，這意味著每塊DDR主板需要大量的終結(jié)電阻，這也無形中增加了主板的生產(chǎn)成本而且由于不同的內(nèi)存模組對終結(jié)電阻的要求不可能完全一樣，也造成了所謂的“內(nèi)存兼容性問題”。由于DDRII內(nèi)部集成了終結(jié)器，這個問題上得到了比較完美的解決。針腳（Pin）Pin-針狀引腳，是內(nèi)存金手指上的金屬接觸點。由于不同的內(nèi)存的針腳不同，所以針腳也是從外觀區(qū)分各種內(nèi)存的主要方法。內(nèi)存針腳分為正反兩面，例如筆記本DDR內(nèi)存是200Pin，那么正反兩面的針腳就各為200^2=100個。此外，有些大廠的金手指使用技術(shù)先進(jìn)的電鍍金制作工藝，鍍金層色澤純正，有效提高抗氧化性。保證了內(nèi)存工作的穩(wěn)定性。三、技術(shù)篇1.DDR、DDRH技術(shù)DDR技術(shù)DDRSDRAM是雙倍數(shù)據(jù)速率（DoubleDataRate）SDRAM的縮寫。從名稱上可以看出，這種內(nèi)存在技術(shù)上，與SDRAM有著密不可分的關(guān)系。事實上，DDR內(nèi)存就是SDRAM內(nèi)存的加強(qiáng)版。DDR運(yùn)用了更先進(jìn)的同步電路，使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨立執(zhí)行，又保持與CPU完全同步；DDR使用了DLL（DelayLockedLoop，延時鎖定回路提供一個數(shù)據(jù)濾波信號）技術(shù)，當(dāng)數(shù)據(jù)有效時，存儲控制器可使用這個數(shù)據(jù)濾波信號來精確定位數(shù)據(jù)，每16次輸出一次，并重新同步來自不同存儲器模塊的數(shù)據(jù)。DDL本質(zhì)上不需要提高時鐘頻率就能加倍提高SDRAM的速度，它允許在時t中脈沖的上升沿和下降沿讀出數(shù)據(jù)，理論上使用原來的工作的頻率可以產(chǎn)生2倍的帶寬。同速率的DDR內(nèi)存與SDR內(nèi)存相比，性能要超出一倍，可以簡單理解為133MHZDDR=266MHZSDR。從外形體積上DDR與SDRAM相比差別并不大，他們具有同樣的尺寸和同樣的針腳距離。DDR內(nèi)存采用的是支持2.5V電壓的SSTL2標(biāo)準(zhǔn)，而不是SDRAM使用的3.3V電壓的LVTTL標(biāo)準(zhǔn)。但是DDR存在自身的局限性-DDR只是在SDRAM基礎(chǔ)上作簡單改良，并行技術(shù)與生俱來的易受干擾特性并沒有得到絲毫改善，尤其隨著工作頻率的提高和數(shù)據(jù)傳輸速度加快，總線間的信號干擾將造成系統(tǒng)不穩(wěn)定的災(zāi)難性后果；反過來，信號干擾也制約著內(nèi)存頻率的提升--當(dāng)發(fā)展到DDR400規(guī)范時，芯片核心的工作頻率達(dá)到200MHz，這個數(shù)字已經(jīng)非常接近DDR的速度極限，只有那些品質(zhì)優(yōu)秀的顆粒才能夠穩(wěn)定工作于200MHz之上，所以DDRH標(biāo)準(zhǔn)就成了一種進(jìn)一步提高內(nèi)存速度的解決方法。DDRH技術(shù)DDRH相對于DDR有三大技術(shù)革新，4位預(yù)取（DDR是2位）、PostedCAS、整合終結(jié)器（ODT）、FBGA/CSP封裝。要解釋預(yù)取的概念，我們必須從內(nèi)存的頻率說起。大家通常說的〃內(nèi)存頻率”其實是一個籠統(tǒng)的說法，內(nèi)存頻率實際上應(yīng)細(xì)分為數(shù)據(jù)頻率、時鐘頻率和DRAM核心頻率三種。數(shù)據(jù)頻率指的是內(nèi)存模組與系統(tǒng)交換數(shù)據(jù)的頻率；時鐘頻率則是指內(nèi)存與系統(tǒng)協(xié)調(diào)一致的頻率；而DRAM核心頻率指的是DRAM內(nèi)部組件的工作頻率，它只與內(nèi)存自身有關(guān)而不受任何夕卜部因素影響。對SDRAM來說，這三者在數(shù)字上是完全等同的，也就是數(shù)據(jù)頻率二時鐘頻率=核心頻率；而DDR技術(shù)卻不是如此，它要在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，數(shù)據(jù)頻率就等于時鐘頻率的兩倍，但核心頻率還是與時鐘頻率相等。由于數(shù)據(jù)傳輸頻率翻倍（傳輸?shù)臄?shù)據(jù)量也翻倍），而內(nèi)部核心的頻率并沒有改變，這意味著DDR芯片核心必須在一個周期中供給雙倍的數(shù)據(jù)量才行，實現(xiàn)這一任務(wù)的就是所謂的兩位預(yù)?。?bitPrefect）技術(shù)；DDRH采用的4位預(yù)取。這項技術(shù)的原理是將DRAM存儲矩陣的位寬增加一（兩）倍，這樣在一個時鐘周期內(nèi)就可以傳輸雙（四）倍的數(shù)據(jù)，這些數(shù)據(jù)接著被轉(zhuǎn)化為寬度為1/2（1/4）的兩道數(shù)據(jù)流、分別從每個時鐘周期的上升沿和下降沿傳送出去。PostedCAS:DDRH通過弓|入“PostedCAS”功能來解決帶寬利用變低的問題，所謂PostedCAS，指的是將CAS（讀瀉命令）提前幾個周期、直接插到RAS信號后面的一個時鐘周期，這樣CAS命令可以在隨后的幾個周期內(nèi)都能保持有效，但讀/寫操作并沒有因此提前、總的延遲時間沒有改變。這樣做的好處在于可以徹底避免信號沖突、提高內(nèi)存使用效率，但它只有在讀寫極其頻繁的環(huán)境下得到體現(xiàn)，若是普通應(yīng)用,PostedCAS功能反而會增加讀取延遲、令系統(tǒng)性能下降，因此我們可以根據(jù)需要、通過BIOS將PostedCAS功能開啟或關(guān)閉（關(guān)閉狀態(tài)下DDRH的工作模式就與DDR完全相同）。芯片整合終結(jié)器，提高了內(nèi)存工作的穩(wěn)定性，增強(qiáng)的內(nèi)存的兼容性。FBGA封裝和CSP封裝，封裝雖然無法直接決定內(nèi)存的性能，但它對內(nèi)存的穩(wěn)定工作至關(guān)重要。FBGA封裝是DDRH的官方選擇，F(xiàn)BGA屬于BGA體系（BallGridArray，球柵陣列封裝），前面已經(jīng)講過了。CSP封裝最大的特點在于封裝面積與芯片面積異常接近，兩者比值僅有1.14:1,它也是目前最接近1:1理想狀況的芯片封裝技術(shù)。這樣在同樣一條模組中就可以容納下更多數(shù)量的內(nèi)存芯片，有利于提升模組的總?cè)萘?。雙通道內(nèi)存控制器技術(shù)所謂雙通道DDR，簡單來說，就是芯片組可以在兩個不同的數(shù)據(jù)通道上分別尋址、讀取數(shù)據(jù)。這兩個相互獨立工作的內(nèi)存通道是依附于兩個獨立并行工作的，位寬為64-bit的內(nèi)存控制器下，因此使普通的DDR內(nèi)存可以達(dá)到128-bit的位寬，如果是DDR333的話，雙通道技術(shù)可以使其達(dá)到DDR667的效果，內(nèi)存帶寬陡增一倍。雙通道DDR有兩個64bit內(nèi)存控制器，雙64bit內(nèi)存體系所提供的帶寬等同于一個128bit內(nèi)存體系所提供的帶寬，但是二者所達(dá)到效果卻是不同的。雙通道體系包含了兩個獨立的、具備互補(bǔ)性的智能內(nèi)存控制器，兩個內(nèi)存控制器都能夠在彼此間零等待時間的情況下同時運(yùn)作。例如，當(dāng)控制器B準(zhǔn)備進(jìn)行下一次存取內(nèi)存的時候，控制器A就在讀/寫主內(nèi)存，反之亦然。兩個內(nèi)存控制器的這種互補(bǔ)“天性”可以讓有效等待時間縮減50%，雙通道技術(shù)使內(nèi)存的帶寬翻了一翻。雙通道DDR的兩個內(nèi)存控制器在功能上是完全一樣的，并且兩個控制器的時序參數(shù)都是可以單獨編程設(shè)定的。這樣的靈活性可以讓用戶使用三條不同構(gòu)造、容量、速度的DIMM內(nèi)存條，此時雙通道DDR簡單地調(diào)整到最低的密度來實現(xiàn)128bit帶寬，允許不同密度/等待時間特性的DIMM內(nèi)存條可以可靠地共同運(yùn)作。雙通道DDR技術(shù)帶來的性能提升是明顯的，DDR266能夠提供2.1GB/S的帶寬，而雙通道DDR266則能提供4.2GB/S的帶寬。以此類推，雙通道DDR333和DDR400能夠達(dá)到5.4GB/S和6.4GB/S。CPU集成內(nèi)存控制器技術(shù)這是AMD公司提高CPU與內(nèi)存性能的一項技術(shù)，這項技術(shù)是一種將北橋的內(nèi)存控制器集成到CPU的一種技術(shù)，這種技術(shù)的使用使得原來，CPU-北橋-內(nèi)存三方傳輸數(shù)據(jù)的過程直接簡化成CPU與內(nèi)存之間的單項傳輸技術(shù)，并且降低了它的延遲潛伏期，提高了內(nèi)存工作效率。這么做得的目的是為了解放系統(tǒng)的北橋，眾所周知，顯卡也是通過北橋向CPU傳輸數(shù)據(jù)的，雖然說早在GeForce256時代就有了GPU的說法，但是隨著現(xiàn)在游戲的進(jìn)步，畫面的華麗，不少數(shù)據(jù)還是需要CPU來做輔助處理的。這些數(shù)據(jù)傳輸?shù)紺PU必然要經(jīng)過系統(tǒng)的北橋，由于AMD64系統(tǒng)將內(nèi)存控制集成到主般中來了，所以壓力減小的北橋便可以更好地為顯卡服務(wù)。另外，缺少了中間環(huán)節(jié)，內(nèi)存和CPU之間的數(shù)據(jù)交換顯得更為流暢。但是這項技術(shù)也有缺點，當(dāng)新的內(nèi)存技術(shù)出現(xiàn)時，必須要更換CPU才能支持。這在無形間增加了成本。其他技術(shù)ECC內(nèi)存全稱ErrorCheckingandCorrecting。它也是在原來的數(shù)據(jù)位上外加位來實現(xiàn)的。如8位數(shù)據(jù)，則需1位用于Parity檢驗，5位用于ECC，這額外的5位是用來重建錯誤的數(shù)據(jù)的。當(dāng)數(shù)據(jù)的位數(shù)增加一倍，Parity也增加一倍，而ECC只需增加一位，當(dāng)數(shù)據(jù)為64位時所用的ECC和Parity位數(shù)相同（都為。在那些Parity只能檢測到錯誤的地方，ECC可以糾正絕大多數(shù)錯誤。若工作正常時，你不會發(fā)覺你的數(shù)據(jù)出過錯，只有經(jīng)過內(nèi)存的糾錯后，計算機(jī)的操作指令才可以繼續(xù)執(zhí)行。當(dāng)然在糾錯時系統(tǒng)的性能有著明顯降低，不過這種糾錯對服務(wù)器等應(yīng)用而言是十分重要的，ECC內(nèi)存的價格比普通內(nèi)存要昂貴許多。（Un）BufferedMemory內(nèi)存（Un）BufferedMemory，（不）帶有緩存的內(nèi)存條。緩存能夠二次推動信號穿過內(nèi)存芯片，而且使內(nèi)存條上能夠放置更多的內(nèi)存芯片。帶緩存的內(nèi)存條和不帶緩存的內(nèi)存條不能混用。電腦的內(nèi)存控制器結(jié)構(gòu)，決定了該電腦上帶緩存的內(nèi)存還是上不帶緩存的內(nèi)存。四、總結(jié)篇Q&A伴隨著整個PC工業(yè)的發(fā)展，內(nèi)存的發(fā)展朝著速度更快，功耗更低，成本更低的方向發(fā)展，老一代DDR內(nèi)存正在面臨著更多新技術(shù)的挑戰(zhàn)，不管是同門DDRH、還是Rambus的XDR,VIA的QBM都有一定競爭力。作為普通的本本用戶，我們更關(guān)心的是技術(shù)成熟，產(chǎn)品性價比高的產(chǎn)品，由于本本內(nèi)存的擴(kuò)展相對于其他硬件容易些，建議大家在資金允許的范圍內(nèi)最好還是增加內(nèi)存容量。尤其是集成顯卡的本本，還可考慮升級到雙通