計(jì)算機(jī)組成原理第二版課后習(xí)題答案

歡迎下載 歡迎下載 歡迎下載 歡迎下載 ii權(quán)的設(shè)備（模塊）；總線(xiàn)的從設(shè)備（從模塊）：指一次總線(xiàn)傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；總線(xiàn)的傳輸周期：指總線(xiàn)完成一次完整而可靠的傳輸所需時(shí)間；總線(xiàn)的通信控制：指總線(xiàn)傳送過(guò)程中雙方的時(shí)間配合方式。.試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線(xiàn)工作效率明顯下降。適合于速度差別不大的場(chǎng)合。異步通信：指沒(méi)有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線(xiàn)工作效率。.畫(huà)圖說(shuō)明異步通信中請(qǐng)求與回答有哪幾種互鎖關(guān)系？答：見(jiàn)P61-62,圖3.86。.為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制， 又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。.分離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)？答：分離式通訊的特點(diǎn)是：（1）各模塊欲占用總線(xiàn)使用權(quán)都必須提出申請(qǐng)；（2）在得到總線(xiàn)使用權(quán)后，主模塊在先定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，不再等待?duì)方的回答信號(hào)；（3）各模塊在準(zhǔn)備數(shù)據(jù)的過(guò)程中都不占用總線(xiàn)，使總線(xiàn)可接受其它模塊的請(qǐng)求；（4）總線(xiàn)被占用時(shí)都在做有效工作，或者通過(guò)它發(fā)送命令，或者通過(guò)它傳送數(shù)據(jù)，不存在空閑等待時(shí)間，充分利用了總線(xiàn)的占用，從而實(shí)現(xiàn)了總線(xiàn)在多個(gè)主、從模塊間進(jìn)行信息交叉重疊并行傳送。分離式通訊主要用于大型計(jì)算機(jī)系統(tǒng)。.為什么要設(shè)置總線(xiàn)標(biāo)準(zhǔn)？你知道目前流行的總線(xiàn)標(biāo)準(zhǔn)有哪些？什么叫plugandplay?哪些總線(xiàn)有這一特點(diǎn)？答：總線(xiàn)標(biāo)準(zhǔn)的設(shè)置主要解決不同廠(chǎng)家各類(lèi)模塊化產(chǎn)品的兼容問(wèn)題；目前流行的總線(xiàn)標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plugandplay:即插即用，EISA、PCI等具有此功能。.畫(huà)一個(gè)具有雙向傳輸功能的總線(xiàn)邏輯圖。答：在總線(xiàn)的兩端分別配置三態(tài)門(mén)，就可以使總線(xiàn)具有雙向傳輸功能。aoLbaoa1-f [> b-b1—ar-p-j―[> t^bn4^—

a至b b至a.設(shè)數(shù)據(jù)總線(xiàn)上接有AB、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：(1)設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)Dr^AAB和D-C寄存器間的傳送；(2)設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成k總線(xiàn)；T1時(shí)刻完成總線(xiàn)-A;T2時(shí)刻完成A-總線(xiàn)；T3時(shí)刻完成總線(xiàn)-B。解：(1)由T打開(kāi)三態(tài)門(mén)將D寄存器中的內(nèi)容送至總線(xiàn)bus,由cp脈沖同時(shí)將總線(xiàn)上的數(shù)據(jù)打入到A、RC寄存器中。T和cp的時(shí)間關(guān)系如圖(1)所示。

cp脈沖-f圖(1)(2)三態(tài)門(mén)1受T0+T1控制，以確保T0時(shí)刻cp脈沖-f圖(1)T1時(shí)刻總線(xiàn)一接收門(mén)1-A。三態(tài)門(mén)2受T2+T3控制，以確保T2時(shí)刻Af總線(xiàn)，以及T3時(shí)刻總線(xiàn)一接收門(mén)2-B。T0、T1、T2、T3波形圖如圖(2)所示TOC\o"1-5"\h\zcpII_I__(I__I1__I__Ii I I I I IT0 III!i I I 1I I : : IT1I I 1 i 1IIIIIII ) I |T2l 1 1 1I? IIIT3^!_T-M圖⑵.什么是總線(xiàn)的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？答：總線(xiàn)數(shù)據(jù)傳輸率即總線(xiàn)帶寬，指單位時(shí)間內(nèi)總線(xiàn)上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來(lái)衡量。它與總線(xiàn)寬度和總線(xiàn)頻率有關(guān)，總線(xiàn)寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。.設(shè)總線(xiàn)的時(shí)鐘頻率為8MHZ一個(gè)總線(xiàn)周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線(xiàn)周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線(xiàn)的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，一個(gè)總線(xiàn)周期等于一個(gè)時(shí)鐘周期所以：總線(xiàn)帶寬=16/(1/8M)=128Mbps.在一個(gè)32位的總線(xiàn)系統(tǒng)中，總線(xiàn)的時(shí)鐘頻率為66MHz假設(shè)總線(xiàn)最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線(xiàn)的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？解：總線(xiàn)傳輸周期=4*1/66M秒總線(xiàn)的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbps若想提高數(shù)據(jù)傳輸率，可以提高總線(xiàn)時(shí)鐘頻率、增大總線(xiàn)寬度或者減少總線(xiàn)傳輸周期包含的時(shí)鐘周期個(gè)數(shù)。.在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：(1+8+1+2)*120=1440bps比特率為：8*120=960bps存儲(chǔ)器.解釋概念：主存、輔存、CachesRAMSRAMDRAMROMPROMEPROMIEEPRQMCDROMFlashMemory。答：主存：主存儲(chǔ)器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。 CPLW以直接進(jìn)行隨機(jī)讀寫(xiě)，訪(fǎng)問(wèn)速度較高。輔存：輔助存儲(chǔ)器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及一些需要永久保存的信息。Cache：高速緩沖存儲(chǔ)器，介于CPUffl主存之間，用于解決CPU和主存之間速度不匹配問(wèn)題。RAM半導(dǎo)體隨機(jī)存取存儲(chǔ)器，主要用作計(jì)算機(jī)中的主存。SRAM靜態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。DRAM動(dòng)態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。ROM掩膜式半導(dǎo)體只讀存儲(chǔ)器。由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀出而不能寫(xiě)入。PROM可編程只讀存儲(chǔ)器，由用戶(hù)根據(jù)需要確定寫(xiě)入內(nèi)容，只能寫(xiě)入一次。EPROM紫外線(xiàn)擦寫(xiě)可編程只讀存儲(chǔ)器。需要修改內(nèi)容時(shí)，現(xiàn)將其全部?jī)?nèi)容擦除，然后再編程。擦除依靠紫外線(xiàn)使浮動(dòng)?xùn)艠O上的電荷泄露而實(shí)現(xiàn)。EEPROM電擦寫(xiě)可編程只讀存儲(chǔ)器。CDROM只讀型光盤(pán)。FlashMemory:閃速存儲(chǔ)器?；蚍Q(chēng)快擦型存儲(chǔ)器。.計(jì)算機(jī)中哪些部件可以用于存儲(chǔ)信息？按速度、容量和價(jià)格/位排序說(shuō)明。答：計(jì)算機(jī)中寄存器、Cache主存、硬盤(pán)可以用于存儲(chǔ)信息。按速度由高至低排序?yàn)椋杭拇嫫?、Cached主存、硬盤(pán)；按容量由小至大排序?yàn)椋杭拇嫫鳌ached主存、硬盤(pán)；按價(jià)格/位由高至低排序?yàn)椋杭拇嫫鳌ached主存、硬盤(pán)。.存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。Cache-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPUW存起加速作用，即從整體運(yùn)行的效果分析，CPU$存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存， 而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE1間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)， 即將主存與輔存的一部分通過(guò)軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來(lái)說(shuō)都是透明的。.說(shuō)明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線(xiàn)路的恢復(fù)時(shí)間。即：存取周期=存取時(shí)間+恢復(fù)時(shí)間.什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線(xiàn)寬度為 32位，存取周期為200ns,則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬=1/200nsX32位=160M位/秒=20MB/秒=5M字/秒注意：字長(zhǎng)32位，不是16位。（注：1ns=109s）.某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫(huà)出主存字地址和字節(jié)地址的分配情

況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K如按字編址，其尋址范圍為：64K/ (32/8)=16K主存字地址和字節(jié)地址的分配情況:字節(jié)地址主存字地址和字節(jié)地址的分配情況:字節(jié)地址字地址0000H0000H0001H0002H0003H0004H0001H0005H0006H0007H0008H0002H0009H如圖1KX4:(16KX32)/2Kx1KX4:(16KX32)/2Kx8:(16KX32)/4Kx4:(16KX32)/16Kx1：(16KX32)/4Kx8:(16KX32)/(4KX8)=4X4=16片8Kx8:(16KX32)/(8KX8)=2X4=8片.一個(gè)容量為16Kx32位的存儲(chǔ)器，其地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1KX4位,2Kx8位，4Kx4位,16Kx1位，4Kx8位，8Kx8位解：地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和=14+32=46根;選擇不同的芯片時(shí)，各需要的片數(shù)為:(1KX4)=16X8=128片(2KX8)=8X4=32片(4KX4)=4X8=32片(16KX1)=1X32=32片.試比較靜態(tài)RAMF口動(dòng)態(tài)RAM答：略。（參看課件）.什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。解：刷新：對(duì)DRAMt期進(jìn)行的全部重寫(xiě)過(guò)程；刷新原因：因電容泄漏而引起的DRAMf存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU^存死時(shí)間。分散式：在每個(gè)讀/寫(xiě)周期之后插入一個(gè)刷新周期，無(wú)CPUW存死時(shí)間。異步式：是集中式和分散式的折衷。.半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線(xiàn)選法和重合法。線(xiàn)選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線(xiàn)的交叉點(diǎn)即為所選單元。這種方法通過(guò)行、列譯碼信號(hào)的重合來(lái)選址，也稱(chēng)矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。.一個(gè)8Kx8位的動(dòng)態(tài)RAMS片，其內(nèi)部結(jié)構(gòu)排列成256X256形式，存取周期為0.1^so試問(wèn)采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？解：采用分散刷新方式刷新間隔為：2ms,其中刷新死時(shí)間為：256X0.1ps=25.6ws采用分散刷新方式刷新間隔為：256X（0.1WS+X0.1ps）=51.2ws采用異步刷新方式刷新間隔為:2ms.畫(huà)出用1024X4位的存儲(chǔ)芯片組成一個(gè)容量為64Kx8位的存儲(chǔ)器邏輯框圖。要求將64K分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用SRA就片，則：總片數(shù)=（64KX8位）/（1024X4位）=64X2=128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁(yè)面、組三級(jí)，因此畫(huà)圖時(shí)也應(yīng)分三級(jí)畫(huà)。首先應(yīng)確定各級(jí)的容量：頁(yè)面容量=總?cè)萘?頁(yè)面數(shù)=64Kx8/4=16KX8位，4片16Kx8字串聯(lián)成64Kx8位組容量=頁(yè)面容量/組數(shù)=16Kx8位/16=1KX8位，16片1KX8位字串聯(lián)成16Kx8位組內(nèi)片數(shù)=組容量/片容量=1KX8位/1KX4位=2片，兩片1KX4位芯片位并聯(lián)成1KX8位存儲(chǔ)器邏輯框圖：（略）.設(shè)有一個(gè)64Kx8位的RAMK片，試問(wèn)該芯片共有多少個(gè)基本單元電路（簡(jiǎn)稱(chēng)存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿(mǎn)足地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和為最小， 試確定這種芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)，并說(shuō)明有幾種解答。解：存儲(chǔ)基元總數(shù)=64Kx8位=512K位=219位；思路：如要滿(mǎn)足地址線(xiàn)和數(shù)據(jù)線(xiàn)總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的哥的關(guān)系，可較好地壓縮線(xiàn)數(shù)。設(shè)地址線(xiàn)根數(shù)為a,數(shù)據(jù)線(xiàn)根數(shù)為b,則片容量為：2axb=219;b=219-a;若a=19, b =1 ,總和=19+1=20;a=18, b =2 ,總和=18+2=20;a=17 , b= 4 ,總和=17+4=21 ;a=16 , b= 8 ,總和=16+8=24 ;由上可看出：芯片字?jǐn)?shù)越少，芯片字長(zhǎng)越長(zhǎng)，引腳數(shù)越多。芯片字?jǐn)?shù)減1、芯片位數(shù)均按2的哥變化。結(jié)論：如果滿(mǎn)足地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和為最小，這種芯片的引腳分配方案有兩種：地址線(xiàn)=19根，數(shù)據(jù)線(xiàn)=1根；或地址線(xiàn)=18根，數(shù)據(jù)線(xiàn)=2根。.某8位微型機(jī)地址碼為18位，若使用4Kx4位的RAMK片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：(1)該機(jī)所允許的最大主存空間是多少？(2)若每個(gè)模塊板為32Kx8位，共需幾個(gè)模塊板？(3)每個(gè)模塊板內(nèi)共有幾片RAME片？(4)共有多少片RAM(5)CPUfe口何選擇各模塊板？解：(1)該機(jī)所允許的最大主存空間是：218X8位=256Kx8位=256KB(2)模塊板總數(shù)=256KX8/32KX8=8塊(3)板內(nèi)片數(shù)=32Kx8位/4KX4位=8X2=16片(4)總片數(shù)=16片X8=128片(5)CPU?過(guò)最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：模板號(hào)(3位)芯片號(hào)(3位)片內(nèi)地址(12位)15.設(shè)CPLtt有16根地址線(xiàn)，8根數(shù)據(jù)線(xiàn)，并用MREQ(低電平有效)作訪(fǎng)存控制信號(hào)，R/W作讀寫(xiě)命令信號(hào)(高電平為讀，低電平為寫(xiě))?，F(xiàn)有下列存儲(chǔ)芯片：ROM(2Kx8位，4Kx4位，8Kx8位)，RAM(1KX4位，2Kx8位，4Kx8位)，及74138譯碼器和其他門(mén)電路(門(mén)電路自定)。試從上述規(guī)格中選用合適芯片，畫(huà)出CP5口存儲(chǔ)芯片的連接圖。要求：(1)最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶(hù)程序區(qū)。(2)指出選用的存儲(chǔ)芯片類(lèi)型及數(shù)量。(3)詳細(xì)畫(huà)出片選邏輯。解：(1)地址空間分配圖：系統(tǒng)程序區(qū)(RO或4KB:0000H-0FFFH用戶(hù)程序區(qū)(RAM^12KB：1000H-3FFFH(2)選片：ROM選擇4Kx4位芯片2片，位并聯(lián)RAM選擇4Kx8位芯片3片，字串聯(lián)(RAM1地址范圍為：1000H-1FFFH,RAM觸址范圍為2000H-2FFFH,RAM地址范圍為:3000H-3FFFH)(3)各芯片二進(jìn)制地址分配如下:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPlf口存儲(chǔ)器連接邏輯圖及片選邏輯如下圖(3)所示:圖(3)16.CPU假設(shè)同上題，現(xiàn)有8片8Kx8位的RAMIES與CPU?連，試回答：(1)用74138譯碼器畫(huà)出CPUW存儲(chǔ)芯片的連接圖；(2)寫(xiě)出每片RAM勺地址范圍；(3)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM^入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線(xiàn)A13與CPU斷線(xiàn)，并搭接到高電平上，將出現(xiàn)什么后果？解：(1)CPUW存儲(chǔ)器芯片連接邏輯圖：+5V(2)地址空間分配圖：RAM0 : 00001H--1FFFHRAM1 : 2000H--3FFFHRAM2 : 4000H--5FFFHRAM3 : 6000H--7FFFHRAM4 : 8000H--9FFFHRAM5 : A000H--BFFFHRAM6 : C000H--DFFFHRAM7 : E000H--FFFFH(3)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM!入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片(RAM5腓有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。 假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1)該片的的端與WE端錯(cuò)連或短路；2)該片的的端與CPU1端錯(cuò)連或短路；3)該片的由端與地線(xiàn)錯(cuò)連或短路。

（4）如果地址線(xiàn)A13與CPU斷線(xiàn)，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間（奇數(shù)片），A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪(fǎng)問(wèn)不到。若對(duì)A13=0的地址空間（偶數(shù)片）進(jìn)行訪(fǎng)問(wèn)，只能錯(cuò)誤地訪(fǎng)問(wèn)到 A13=1的對(duì)應(yīng)空間（奇數(shù)片）中去。17.寫(xiě)出1100、1101、1110、1111對(duì)應(yīng)的漢明碼。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，（2k>=n+k+1）設(shè)校驗(yàn)位分別為 c1設(shè)校驗(yàn)位分別為 c1、c2、c3,則漢明碼共4+3=7位，即:c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4位c1=b4十b3十blc2=b4十b2十blc3=b3十b2十bl當(dāng)有效信息為1100時(shí),c3c2c1=110,漢明碼為0111100。當(dāng)有效信息為1101時(shí),c3c2c1=001，漢明碼為1010101。當(dāng)有效信息為當(dāng)有效信息為1100時(shí),c3c2c1=110,漢明碼為0111100。當(dāng)有效信息為1101時(shí),c3c2c1=001，漢明碼為1010101。當(dāng)有效信息為1110時(shí),c3c2c1=000，漢明碼為0010110O當(dāng)有效信息為1111時(shí),c3c2c1=111，漢明碼為1111111。.已知收到的漢明碼（按配偶原則配置）為 1100100、1100111、1100000、1100001,檢查上述代碼是否出錯(cuò)？第幾位出錯(cuò)？解：假設(shè)接收到的漢明碼為：cl'c2'b4'c3'b3'b2'bl'糾錯(cuò)過(guò)程如下：P1=c1'十b4'十b3'十bl'P2=c2'十b4'十b2'十bl'P3=c3'十b3'十b2'十bl'如果收到的漢明碼為1100100,則p3P2P1=011,說(shuō)明代碼有錯(cuò),第3位（b4’）出錯(cuò)，有效信息為：1100如果收到的漢明碼為1100111,則p3P2P1=111,說(shuō)明代碼有錯(cuò),第7位（b1’）出錯(cuò)，有效信息為：0110如果收到的漢明碼為1100000,則p3P2P1=110,說(shuō)明代碼有錯(cuò),第6位（b2’）出錯(cuò)，有效信息為：0010如果收到的漢明碼為1100001,則P3P2P1=001,說(shuō)明代碼有錯(cuò),第1位（c1’）出錯(cuò)，有效信息為：0001.已經(jīng)接收到下列漢明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。1100000（按偶性配置）1100010（按偶性配置）1101001（按偶性配置）0011001（按奇性配置）1000000（按奇性配置）1110001（按奇性配置）解：（一）假設(shè)接收到的漢明碼為C1'C2'B4'C3B3'B2'BT,按偶性配置則：P1=C1十B4'十B3'十B1'P2=C2十B4'十B2'十B1'P3=C3十B3'十B1'(1)如接收到的漢明碼為1100000,P1=1十0十0十0=1P2=1十0十0十0=1P3=0十0十0=0P3P2P1=011第3位出錯(cuò)，可糾正為1110000,故欲傳送的信息為1000。(2)如接收到的漢明碼為1100010,P1=1十0十0十0=1P2=1十0十1十0=0P3=0十0十0=0P3P2P1=001第1位出錯(cuò)，可糾正為0100010,故欲傳送的信息為0010。(3)如接收到的漢明碼為1101001,P1=1十0十0十1=0P2=1十0十0十1=0P3=1十0十1=0P3P2P1=000傳送無(wú)錯(cuò)，故欲傳送的信息為0001。(二)假設(shè)接收到的漢明碼為C1'C2'B4'C3B3'B2'BT,按奇性配置則：P1=C1十B4'十B3'十B1'十1P2=C2十B4'十B2'十B1'十1P3=C3十B3'十B1'十1(4)如接收到的漢明碼為0011001,P1=0十1十0十1十1=1P2=0十1十0十1十1=1P3=1十0十1十1=1P3P2P1=111第7位出錯(cuò)，可糾正為0011000,故欲傳送的信息為1000。(5)如接收到的漢明碼為1000000,P1=1十0十0十0十1=0P2=0十1十0十0十1=0P3=0十0十0十1=1P3P2P1=100第4位出錯(cuò)，可糾正為1001000,故欲傳送的信息為0000。(6)如接收到的漢明碼為1110001,P1=1十1十0十1十1=0P2=1十1十0十1十1=0P3=0十0十1十1=0P3P2P1=000傳送無(wú)錯(cuò)，故欲傳送的信息為1001。

20.欲傳送的二進(jìn)制代碼為1001101,用奇校驗(yàn)來(lái)確定其對(duì)應(yīng)的漢明碼，若在第6位出錯(cuò)，說(shuō)明糾錯(cuò)過(guò)程。解：欲傳送的二進(jìn)制代碼為1001101,有效信息位數(shù)為n=7位，則漢明校驗(yàn)的校驗(yàn)位為k位，則：2k>=n+k+1,k=4,進(jìn)行奇校驗(yàn)設(shè)校驗(yàn)位為C1C2c3c4漢明碼為C1C2B7C3B6B5B4C4B3B2B1C1=1十B7十B6十B4十B3十B1=1十1十0十1十1十1=1C2=1十B7十B5十B4十B2十B1=1十1十0十1十0十1=0C3=1十B6十B5十B4=1十0十0十1=0C4=1十B3十B2十B1=1十1十0十1=1故傳送的漢明碼為10100011101,若第6位(B5)出錯(cuò)，即接收的碼字為10100111101,則碼字為10100111101,則P1=1十C1'十B7'十B6'1=0P2=1十C2十B7'十B5'1=1P3=1十C3十B6'十B5'P4=1十C4'十B3'十B2'十B4'十B3'十B1'十B4'十B2'十B1'十B4'=1十0十0十1十B1'=1十1十1十0=1十1十1十0十1十1十=1十0十1十1十1十0十十1=1十1=0P4P3P2P1=011就明第6位出錯(cuò)，對(duì)第6位取反即完成糾錯(cuò)21.為什么在漢明碼糾錯(cuò)過(guò)程中，新的檢測(cè)位 P4P2P1的狀態(tài)即指出了編碼中錯(cuò)誤的信息位？答：漢明碼屬于分組奇偶校驗(yàn)，P4P2P1=000說(shuō)明接收方生成的校驗(yàn)位和收到的校驗(yàn)位相同，否則不同說(shuō)明出錯(cuò)。由于分組時(shí)校驗(yàn)位只參加一組奇偶校驗(yàn)，有效信息參加至少兩組奇偶校驗(yàn)，若果校驗(yàn)位出錯(cuò),P4P2P1的某一位將為1,剛好對(duì)應(yīng)位號(hào)4、2、1;若果有效信息出錯(cuò),將引起P4P2P1中至少兩位為1,如B1出錯(cuò)，將使P4P1均為1,P2=0,P4P2P1=101,22.某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪(fǎng)存速度提高到8倍，可采取什么措施？畫(huà)圖說(shuō)明。解：若想不改用高速存儲(chǔ)芯片，而使訪(fǎng)存速度提高到8倍，可采取八體交叉存取技術(shù)，8體交叉訪(fǎng)問(wèn)時(shí)序如下圖:啟動(dòng)存儲(chǔ)體0—啟動(dòng)存儲(chǔ)體1—啟動(dòng)存儲(chǔ)體2—啟動(dòng)存儲(chǔ)體3—啟動(dòng)存儲(chǔ)體4—啟動(dòng)存儲(chǔ)體5—啟動(dòng)存儲(chǔ)體6—啟動(dòng)存儲(chǔ)體7—單體訪(fǎng)存周期.設(shè)CPUW有16根地址線(xiàn)，8根數(shù)據(jù)線(xiàn)，并用m/IO作為訪(fǎng)問(wèn)存儲(chǔ)器或I/O的控制信號(hào)（高電平為訪(fǎng)存，低電平為訪(fǎng) I/O）,WR（低電平有效）為寫(xiě)命令，RD（低電平有效）為讀命令。設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲(chǔ)器?，F(xiàn)有下圖所示的

AiA0CEi AiA0CEi RAM

OOE WEo 存儲(chǔ)器芯片和138譯碼器DnD0畫(huà)出CPUffi存儲(chǔ)器芯片（芯片容量自定）的連接圖，并寫(xiě)出圖中每個(gè)存儲(chǔ)芯片的地址范圍（用十六進(jìn)制數(shù)表示）。解：8體低位交叉并行存儲(chǔ)器的每個(gè)存儲(chǔ)體容量為64KB/8=8KB因此應(yīng)選擇8KBRA這片，芯片地址線(xiàn)12根（A0-A12）,數(shù)據(jù)線(xiàn)8根（D0-D7）,用138譯碼器進(jìn)行存儲(chǔ)體的選擇。設(shè)計(jì)如下：G2A二74138G2BY3D一Y2MREQA0A1A2A15...A3CPUD0...G2A二74138G2BY3D一Y2MREQA0A1A2A15...A3CPUD0...D7WR"rd" A B CY1D——Y03 A0 A12cE^_RAM0OE WEjD0D7RAM2CEWED7-A0A12__RAM1CEOE WED0D7A0A12_A0A12"CE_RAM3oe WED0D71RAM7CEWED7A12_.一個(gè)4體低位交叉的存儲(chǔ)器，假設(shè)存儲(chǔ)周期為T(mén),CPUS隔1/4存取周期啟動(dòng)一個(gè)存儲(chǔ)體，試問(wèn)依次訪(fǎng)問(wèn) 64個(gè)字需多少個(gè)存取周期？解：4體低位交叉的存儲(chǔ)器的總線(xiàn)傳輸周期為p,r=T/4,依次訪(fǎng)問(wèn)64個(gè)字所需時(shí)間為：t=T+(64-1)r=T+63T/4=16.75T.什么是“程序訪(fǎng)問(wèn)的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪(fǎng)問(wèn)的局部性原理？答：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪(fǎng)問(wèn)過(guò)的程序和數(shù)據(jù)很可能再次被訪(fǎng)問(wèn)；在空間上，這些被訪(fǎng)問(wèn)的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪(fǎng)問(wèn)順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5:1）。存儲(chǔ)系統(tǒng)中Cache-主存層次和主存-輔存層次均采用了程序訪(fǎng)問(wèn)的局部性原理。.計(jì)算機(jī)中設(shè)置Cache的作用是什么？能否將Cache的容量擴(kuò)大，最后取代主存，為什么？答：計(jì)算機(jī)中設(shè)置Cache的作用是解決CP味口主存速度不匹配問(wèn)題。不能將Cache的容量擴(kuò)大取代主存，原因是：（1）Cache容量越大成本越高，難以滿(mǎn)足人們追求低價(jià)格的要求； （2）如果取消主存，當(dāng)CPUW問(wèn)Cache失敗時(shí)，需要將輔存的內(nèi)容調(diào)入Cache再由CPUW問(wèn)，造成CPU?待時(shí)間太長(zhǎng)，損失更大。.Cache做在CPUS片內(nèi)有什么女?處？將指令Cache和數(shù)據(jù)Cache分開(kāi)又有什么好處？答：Cache做在CPUS片內(nèi)主要有下面幾個(gè)好處：（1）可提高外部總線(xiàn)的利用率。因?yàn)镃ache在CPUS片內(nèi)，CPU訪(fǎng)問(wèn)Cache時(shí)不必占用外部總線(xiàn)。Cache不占用外部總線(xiàn)就意味著外部總線(xiàn)可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。(3)可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短，故存取速度得以提高。將指令Cache和數(shù)據(jù)Cache分開(kāi)有如下好處：1)可支持超前控制和流水線(xiàn)控制，有利于這類(lèi)控制方式下指令預(yù)取操作的完成。2)指令Cache可用ROM;現(xiàn)，以提高指令存取的可靠性。3)數(shù)據(jù)Cache對(duì)不同數(shù)據(jù)類(lèi)型的支持更為靈活，既可支持整數(shù)(例32位)，也可支持浮點(diǎn)數(shù)據(jù)(如64位)。補(bǔ)充：Cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)Cache(L1)和主存之間再設(shè)一個(gè)片外Cache(L2),片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。28.設(shè)主存容量為256K字，Cache容量為2K字，塊長(zhǎng)為4。(1)設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？(2)在直接映射方式下，設(shè)計(jì)主存地址格式。(3)在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。(4)在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。(5)若存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，寫(xiě)出上述三種映射方式下主存的地址格式。解：（1）Cache容量為2K字，塊長(zhǎng)為4,Cache共有2K/4=211/22=29=512塊，Cache字地址9位，字塊內(nèi)地址為2位因此，Cache地址格式設(shè)計(jì)如下：Cache字塊地址（9位）字塊內(nèi)地址（2位）（2）主存容量為256K字=218字，主存地址共18位，共分256Kz4=216塊，主存字塊標(biāo)記為18-9-2=7位。直接映射方式下主存地址格式如下:主存字塊標(biāo)記（7Cache字塊地址（9字塊內(nèi)地址（2位）位）位）（3）根據(jù)四路組相聯(lián)的條件，一組內(nèi)共有4塊，得Cache共分為512/4=128=27組，主存字塊標(biāo)記為18-7-2=9位，主存地址格式設(shè)計(jì)如下:主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址（2位）（4）在全相聯(lián)映射方式下，主存字塊標(biāo)記為18-2=16位，其地址格式如下：主存字塊標(biāo)記（16位）字塊內(nèi)地址（2（5）若存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，則主存容量為256K*32/4=221B,Cache容量為2K*32/4=214B,塊長(zhǎng)為4*32/4=32B=25B,字塊內(nèi)地址為5位，在直接映射方式下，主存字塊標(biāo)記為 21-9-5=7位，主存地址格式為：主存字塊標(biāo)記（7Cache字塊地址（9字塊內(nèi)地址（5位）位）位）在四路組相聯(lián)映射方式下，主存字塊標(biāo)記為 21-7-5=9位,主存地址格式為：主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址（5位）在全相聯(lián)映射方式下，主存字塊標(biāo)記為21-5=16位，主存地址格式為:主存字塊標(biāo)記（16位）字塊內(nèi)地址（5位）29.假設(shè)CPUa行某段程序時(shí)共訪(fǎng)問(wèn)Cache命中4800次，訪(fǎng)問(wèn)主存200次，已知Cache的存取周期為30ns,主存的存取周期為150ns,求Cache的命中率以及Cache-主存系統(tǒng)的平均訪(fǎng)問(wèn)時(shí)間和效率，試問(wèn)該系統(tǒng)的性能提高了多少倍？解：Cache被訪(fǎng)問(wèn)命中率為：4800/（4800+200）=24/25=96%則Cache-主存系統(tǒng)的平均訪(fǎng)問(wèn)時(shí)間為ta=0.96*30ns+（1-0.96）*150ns=34.8nsCache-主存系統(tǒng)的訪(fǎng)問(wèn)效率為e=tc/ta*100%=30/34.8*100%=86.2%性能為原來(lái)的150ns/34.8ns=4.31倍，即提高了3.31倍。.一個(gè)組相連映射的CACH曲64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪(fǎng)存地址為字地址。試問(wèn)主存和高速存儲(chǔ)器的地址各為幾位？畫(huà)出主存地址格式。解：cache組數(shù)：64/4=16,Cache容量為：64*128=213字，cache地址13位主存共分4096/16=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）.設(shè)主存容量為1MB采用直接映射方式的Cache容量為16KB塊長(zhǎng)為4,每字32位。試問(wèn)主存地址為ABCDE的存儲(chǔ)單元在Cache中的什么位置？解：主存和Cache按字節(jié)編址，Cache容量16KB=24B,地址共格式為14位，分為16KB/（4*32/8B）=210塊，每塊4*32/8=16B=24B,Cache地址格式為：Cache字塊地址（10位）字塊內(nèi)地址（4位）主存容量1MB=2b,地址共格式為20位，分為1MB/（4*32/8B）=21塊，每塊24B,采用直接映射方式，主存字塊標(biāo)記為20-14=6位，主存地址格式為：主存字塊標(biāo)記（6位）Cache字塊地址（10位）字塊內(nèi)地址（4位）主存地址為ABCDEH=10101011110011011110B主存字塊標(biāo)記為101010,Cache字塊地址為1111001101,字塊內(nèi)地址為1110,故該主存單元應(yīng)映射到Cache的101010塊的第1110字節(jié)，即第42塊第14字節(jié)位置?；蛘咴贑ache的第11110011011110=3CDEH字節(jié)位置。.設(shè)某機(jī)主存容量為4MBCache容量為16KB,每字塊有8個(gè)字，每字32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映射（即Cache每組內(nèi)共有4個(gè)字塊）的Cache組織。（1）畫(huà)出主存地址字段中各段的位數(shù)。（2）設(shè)Cache的初態(tài)為空，CPLft次從主存第0,1,2,…，89號(hào)單元讀出90個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀8次，問(wèn)命中率是多少？（3）若Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cache

相比，速度約提高多少倍？解：（1）根據(jù)每字塊有8個(gè)字，每字32位（4字節(jié)），得出主存地址字段中字塊內(nèi)地址為3+2=5位。根據(jù)Cache容量為16KB=24B,字塊大小為8*32/8=32=25B,得Cache地址共14位，Cache共有214-5=29塊。根據(jù)四路組相聯(lián)映射，Cache共分為29/22=27組。根據(jù)主存容量為4MB=22B,得主存地址共22位，主存字塊標(biāo)記為22-7-5=10位，故主存地址格式為：主存字塊標(biāo)記（10位）組地址（7位）字塊內(nèi)地址（5位）（2）由于每個(gè)字塊中有8個(gè)字，而且初態(tài)為空，因此CPU賣(mài)第0號(hào)單元時(shí)，未命中，必須訪(fǎng)問(wèn)主存，同時(shí)將該字所在的主存塊調(diào)入Cache第0組中的任一塊內(nèi)，接著CPU賣(mài)第1~7號(hào)單元時(shí)均命中。同理，CPU賣(mài)第8,16,…，88號(hào)時(shí)均未命中?？梢?jiàn)，CPUS連2賣(mài)讀90個(gè)字中共有12次未命中，而后8次循環(huán)讀90個(gè)字全部命中，命中率為:908129080.984908129080.984（3）設(shè)Cache的周期為t,則主存周期為6t,沒(méi)有Cache的訪(fǎng)問(wèn)時(shí)間為6t*90*8,有Cache的訪(fǎng)問(wèn)時(shí)間為t（90*8-12）+6t*12,則有Cache和無(wú)Cache相比，速度提高的倍數(shù)為:6t9086t908(90812)t6t1215.54.簡(jiǎn)要說(shuō)明提高訪(fǎng)存速度可采取的措施答：提高訪(fǎng)存速度可采取三種措施：(1)采用高速器件。即采用存儲(chǔ)周期短的芯片，可提高訪(fǎng)存速度。(2)采用CacheCPLM近要使用的信息先調(diào)入Cache,而Cache的速度比主存快得多，這樣CPU?次只需從Cache中讀寫(xiě)信息，從而縮短訪(fǎng)存時(shí)間，提高訪(fǎng)存速度。(3)調(diào)整主存結(jié)構(gòu)。如采用單體多字或采用多體結(jié)構(gòu)存儲(chǔ)器。38.磁盤(pán)組有6片磁盤(pán)，最外兩側(cè)盤(pán)面可以記錄，存儲(chǔ)區(qū)域內(nèi)徑22cm^外徑33cmi道密度為40道/cm,內(nèi)層密度為400位/cm,轉(zhuǎn)速3600轉(zhuǎn)/分，問(wèn)：(1)共有多少存儲(chǔ)面可用？(2)共有多少柱面？(3)盤(pán)組總存儲(chǔ)容量是多少？(4)數(shù)據(jù)傳輸率是多少？解：(1)共有：6X2=12個(gè)存儲(chǔ)面可用。(2)有效存儲(chǔ)區(qū)域=(33-22)/2=5.5cm柱面數(shù)=40道/cmX5.5=220道(3)內(nèi)層道周長(zhǎng)=X22=69.08cm道容量=400位/cmx69.08cm=3454B面容量=3454BX220道=759,880B盤(pán)組總?cè)萘?759,880B乂12面=9,118,560B(4)轉(zhuǎn)速=3600轉(zhuǎn)/60秒=60轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=數(shù)據(jù)傳輸率=3454BX60轉(zhuǎn)/秒=207240B/S39.某磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤(pán)面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm共有275道，求：(1)磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量。(2)最高位密度(最小磁道的位密度)和最低位密度。(3)磁盤(pán)數(shù)據(jù)傳輸率。(4)平均等待時(shí)間。解：(1)存儲(chǔ)容量=275道X12288B/道X4面=13516800B(2)最高位密度=12288B/(X230)=17B/mm=136位/mm(向下取整)最大磁道直徑=230mm+2275道/(5道/mm)=230mm+110mm=340mm最低位密度=12288B/(x340)=11B/mm=92位/mm(向下取整)(3)磁盤(pán)數(shù)據(jù)傳輸率=12288BX3000轉(zhuǎn)/分=12288BX50轉(zhuǎn)/秒=614400B/S(4)平均等待時(shí)間=1s/50/2=10ms第5章輸入輸出系統(tǒng).I/O有哪些編址方式？各有何特點(diǎn)？解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址。特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式，I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪(fǎng)問(wèn)主存一樣訪(fǎng)問(wèn)I/O設(shè)備，不需要安排專(zhuān)門(mén)的I/O指令。I/O獨(dú)立編址方式時(shí)機(jī)器為I/O設(shè)備專(zhuān)門(mén)安排一套完全不同于主存地址格式的地址編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú)立的空間，CPU?要通過(guò)專(zhuān)門(mén)的I/O指令來(lái)訪(fǎng)問(wèn)I/O地址空間。.簡(jiǎn)要說(shuō)明CPUItJI/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場(chǎng)合？答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、異步。適用場(chǎng)合分別為：直接控制適用于結(jié)構(gòu)極簡(jiǎn)單、速度極慢的 I/O設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)而無(wú)須聯(lián)絡(luò)信號(hào)。同步方式采用統(tǒng)一的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPUtJI/O速度差不大，近距離傳送的場(chǎng)合。異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于 CPUWI/O速度差較大、遠(yuǎn)距離傳送的場(chǎng)合。6.字符顯示器的接口電路中配有緩沖存儲(chǔ)器和只讀存儲(chǔ)器，各有何作用？解：顯示緩沖存儲(chǔ)器的作用是支持屏幕掃描時(shí)的反復(fù)刷新；只讀存儲(chǔ)器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。8.某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為1位起始位、7位數(shù)據(jù)位、1位校驗(yàn)位和1位停止位。若要求每秒鐘傳送480個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？解：480X10=4800位/秒=4800波特波特一一是數(shù)據(jù)傳送速率波特率的單位。10.什么是I/O接口，與端口有何區(qū)別？為什么要設(shè)置I/O接口？I/O接口如何分類(lèi)？解：I/O接口一般指CPUffiI/O設(shè)備間的連接部件，而端口是指I/O接口內(nèi)CPUIB夠訪(fǎng)問(wèn)的寄存器，端口加上相應(yīng)的控制邏輯即構(gòu)成I/O接口。I/O接口分類(lèi)方法很多，主要有：(1)按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種；(2)按數(shù)據(jù)傳送的控制方式分有程序控制接口、 程序中斷接口、DM愿口三種。.結(jié)合程序查詢(xún)方式的接口電路，說(shuō)明其工作過(guò)程。解：程序查詢(xún)接口工作過(guò)程如下（以輸入為例）：CPU發(fā)I/O地址設(shè)備開(kāi)始工作；地址總線(xiàn)接口設(shè)備選擇器譯碼選中發(fā)SEL信號(hào)；2）CPU^啟動(dòng)命令DBR開(kāi)命令接收門(mén)；D置0,B置1接口向設(shè)備發(fā)啟動(dòng)命令；3）CPU?待，輸入設(shè)備讀出數(shù)據(jù)；4）外設(shè)工作完成，B置0,D置1;5）準(zhǔn)備就緒信號(hào)接口完成信號(hào)控制總線(xiàn)CPU;6）輸入：CPU通過(guò)輸入指令（IN）將DBR^的數(shù)據(jù)取走。若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類(lèi)似。工作過(guò)程如下：開(kāi)命令接收門(mén)； 選中，發(fā)SEL信號(hào)設(shè)備選擇器譯碼接口地址總線(xiàn)1）CPU^I/O地址2）輸出：CPU通過(guò)輸出指令（OUT將數(shù)據(jù)放入接口DB種；設(shè)備開(kāi)始工作； 接口向設(shè)備發(fā)啟動(dòng)命令D置0,B置1 3）CPU^啟動(dòng)命令 4）CPU?待，輸出設(shè)備將數(shù)據(jù)從DBR取走；B置0,D置1;接口 5）外設(shè)工作完成，完成信號(hào)CPU,CPU可通過(guò)指令再次向接口DBR輸出數(shù)據(jù)，進(jìn)行第二次傳送。 控制總線(xiàn)6）準(zhǔn)備就緒信號(hào)。.說(shuō)明中斷向量地址和入口地址的區(qū)別和聯(lián)系。解：中斷向量地址和入口地址的區(qū)別：向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號(hào)，中斷入口地址是中斷服務(wù)程序首址。中斷向量地址和入口地址的聯(lián)系：中斷向量地址可理解為中斷服務(wù)程序入口地址指示器(入口地址的地址)，通過(guò)它訪(fǎng)存可獲得中斷服務(wù)程序入口地址。 (兩種方法：在向量地址所指單元內(nèi)放一條JM再旨令；主存中設(shè)向量地址表。參考8.4.3).在什么條件下，I/O設(shè)備可以向CPUI出中斷請(qǐng)求？解：I/O設(shè)備向cpuBI出中斷請(qǐng)求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1(D=1),中斷屏蔽碼為0(MASK=0,且CPUm旬中斷時(shí)，中斷請(qǐng)求觸發(fā)器狀態(tài)為1(INTR=1)。.什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CP片斷系統(tǒng)中的一個(gè)部件，他起著開(kāi)關(guān)中斷的作用(即中斷總開(kāi)關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開(kāi)關(guān))。.在什么條件和什么時(shí)間，CP