簡述EDA技術(shù)的FPGA設(shè)計_第1頁
簡述EDA技術(shù)的FPGA設(shè)計_第2頁
簡述EDA技術(shù)的FPGA設(shè)計_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

【W(wǎng)ord版本下載可任意編輯】簡述EDA技術(shù)的FPGA設(shè)計物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動,集成電路技術(shù)和計算機技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計系統(tǒng)日趨數(shù)字化、復雜化和大規(guī)模集成化,各種電子系統(tǒng)的設(shè)計軟件應運而生。在這些化軟件中,EDA(ElectronicDesignAutomation)具有一定的代表性。EDA技術(shù)是一種基于芯片的現(xiàn)代電子系統(tǒng)設(shè)計方法。它的優(yōu)勢主要集中在能用HDL語言開展輸入、開展PEn(可編程器件)的設(shè)計與仿真等系統(tǒng)設(shè)計?,F(xiàn)場可編程門陣列FPGA作為集成度和復雜程度的可編程ASIC。是ASIC的一種新型門類,它建立在創(chuàng)新的發(fā)明構(gòu)思和先進的EDA技術(shù)之上。

EDA技術(shù)主要包括大規(guī)??删幊踢壿嬈骷?、硬件描述語言、開發(fā)軟件工具及實驗開發(fā)系統(tǒng)4個方面。其中,大規(guī)模可編程邏輯器件是利用EDA技術(shù)開展電子系統(tǒng)設(shè)計的載體硬件.描述語言是利用EDA技術(shù)開展電子系統(tǒng)設(shè)計的主要表達手段。開發(fā)軟件工具是利用EDA技術(shù)開展電子系統(tǒng)設(shè)計的智能化與自動化設(shè)計工具。實驗開發(fā)系統(tǒng)則是提供芯片電路及EDA實驗、開發(fā)的外圍資源。

運算器、乘法器、數(shù)字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設(shè)計都町選用FPGA實現(xiàn)。以Xilinx的FPGA器件為例,它的構(gòu)造可以分為3個部分:可編程邏輯塊CLB(ConfigurableLosicBlocks)、可編程I/O模塊IOB(Input/OutputBlock)和可編程內(nèi)部連接PI(ProgrammableInterconnect)。CLB在器件中排列為陣列,周圍環(huán)形內(nèi)部連線,10B分布在四局的管腳上。Xilinx的CLB功能很強。不僅能夠?qū)崿F(xiàn)邏輯函數(shù)。還可以配置成R^M等復雜的形式。

現(xiàn)場可編程門陣列FPGA是含有大規(guī)模數(shù)字電路的通用性器件。這些數(shù)字電路之間的互聯(lián)網(wǎng)絡是由用戶使用更的軟件來定義的。FFCA可以開展無限次的重復編程,從一個電路到另一個電路的變化是通過簡單的卸載互聯(lián)文件來實現(xiàn)的,極大地推動了復雜數(shù)字電路的設(shè)計,縮短了故障檢查的時間。

傳統(tǒng)的數(shù)字邏輯設(shè)計使用TTL電平和小規(guī)模的數(shù)字集成電路來完成邏輯電路圖。使用這些標準的邏輯器件已經(jīng)被證實是的手段。但是要求做一些布線和復雜的電路集成板(焊接調(diào)試)等工作,如果出現(xiàn)錯誤。改動起來特別麻煩。因此,采用傳統(tǒng)電子設(shè)計方案人員的很大一部分工作主要集中在設(shè)備器件之間物理連接、調(diào)試以及故障解決方面。正是因為FPGA的EDA技術(shù)使用r更的計算機語言。電路的生成基本上是由計算機來完成,將使用戶能較快地完成更復雜的數(shù)字電路設(shè)計,由于沒有器件之間的物理連接。因此調(diào)試及故障排除更迅速、有效。

FPGA能開展無限次的重復編程。因此能夠在相同的器件上開展修改和卸載已經(jīng)完成好的設(shè)計。在一個FPGA芯片上的基本部件數(shù)量增加了很多,這使得在FPGA上實現(xiàn)非常復雜的電子電路設(shè)計變成比較現(xiàn)實。由于采用FPGA的EDA技術(shù)所產(chǎn)生的性價比更高一些,從而使得非常多的單位越來越多的采用這項技術(shù).并且這種增長趨勢仍舊在繼續(xù)。

FPGA中的邏輯塊是CLB.邏輯塊是指PLD(ProgrammablebgicDevice)芯片中按構(gòu)造劃分的功能模塊,它有相對獨立的組合邏輯單元。塊問靠互連系統(tǒng)聯(lián)系。FPGA的邏輯塊粒度小,輸入變量為4-8,輸出變量為1-2,每塊芯片中有幾十到上千個這樣的單元.使用時非常靈活。FPGA內(nèi)部互連構(gòu)造是靠可編程互聯(lián)PI實現(xiàn)邏輯塊之間的聯(lián)接。它的互聯(lián)是分布式的,它的延時與系統(tǒng)布局有關(guān),不同的布局.互聯(lián)延時不同。根據(jù)FPGA的不同類型,可采用開關(guān)矩陣或反熔線絲技術(shù)將金屬線斷的端點連接起來,從而使信號可以交換于任意兩邏輯單元之間。

采用FPGA技術(shù)集成設(shè)計數(shù)字電路產(chǎn)品的特點就是可以使設(shè)計和實現(xiàn)相統(tǒng)一。無須前期風險投資,而且設(shè)計實現(xiàn)均在實驗室的EDA開發(fā)系統(tǒng)上開展,周期很短,大大有利于產(chǎn)品的市場競爭需求,所以FPGA的應用設(shè)計。特別適應于電子新產(chǎn)品的小批量開發(fā)??蒲许椖康臉訖C試制以及ASIC產(chǎn)品設(shè)計的驗證,能夠開展現(xiàn)場設(shè)計實現(xiàn)、現(xiàn)場仿真及現(xiàn)場修改。

FPGA所具有的無限次可重復編程能力,靈活的體系構(gòu)造,豐富的觸發(fā)器及布線資源等一系列的特點使得它可以滿足電子產(chǎn)品設(shè)計的多種需求。FPGA的應用領(lǐng)域主要集中在替換通用

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論