基于現(xiàn)場(chǎng)可編程門(mén)陣列的反應(yīng)堆數(shù)字化保護(hù)系統(tǒng)設(shè)計(jì)

第35卷第5期2001年9月原子能科學(xué)技術(shù)AtomicEnergyScienceandTechnologyVol.35,No.5Sep.2001文章編號(hào):100026931(20010520432204基于現(xiàn)場(chǎng)可編程門(mén)陣列的反應(yīng)堆數(shù)字化保護(hù)系統(tǒng)設(shè)計(jì)張維,石銘德,鄭文祥,劉隆祉(清華大學(xué)核能技術(shù)設(shè)計(jì)研究院,北京102201摘要:介紹了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FieldProgrammableGArray保護(hù)系統(tǒng)的設(shè)計(jì)方案,,的表決方式,FPGA部分執(zhí)行主要的保護(hù)功能,,避免了軟件共模故障的發(fā)生。,優(yōu)化了人機(jī)接口界面,并完成輔助的保護(hù)功能。關(guān)鍵詞:;;冗余:A反應(yīng)堆保護(hù)系統(tǒng)(ReactorProtectionSystem,RPS主要完成反應(yīng)堆異常工況下的緊急停堆,并觸發(fā)專(zhuān)設(shè)安全設(shè)施,從而減輕事故后果。數(shù)字化保護(hù)系統(tǒng)還提供必要的事故后檢測(cè)手段,以監(jiān)測(cè)反應(yīng)堆停堆后因事故而導(dǎo)致的異常工況。因此,先進(jìn)、可靠的反應(yīng)堆保護(hù)系統(tǒng)對(duì)堆的安全運(yùn)行具有重要作用。1數(shù)字化反應(yīng)堆保護(hù)系統(tǒng)數(shù)字化是反應(yīng)堆保護(hù)系統(tǒng)技術(shù)發(fā)展的趨勢(shì),相對(duì)于早期的模擬保護(hù)系統(tǒng)來(lái)說(shuō),它具有減低信號(hào)漂移、可靠性高、可實(shí)現(xiàn)復(fù)雜的保護(hù)算法、有很強(qiáng)的自檢能力等優(yōu)點(diǎn)。80年代初,國(guó)際上開(kāi)始采用計(jì)算機(jī)技術(shù)來(lái)設(shè)計(jì)和實(shí)現(xiàn)RPS。計(jì)算機(jī)反應(yīng)堆保護(hù)系統(tǒng)需要解決的問(wèn)題是計(jì)算機(jī)軟件存在共模故障因素,且需要檢驗(yàn)和確認(rèn)(Validation&Verification,V&V[1]。目前,尚無(wú)一成熟標(biāo)準(zhǔn)和方法來(lái)解決這一問(wèn)題。由于軟件的V&V工作進(jìn)展較緩慢,因此,基于現(xiàn)代半導(dǎo)體技術(shù)的硬件反應(yīng)堆保護(hù)系統(tǒng)重新受到重視[2]。因硬件的審批已有一套成熟的方法和程序,因此,它有著廣闊的應(yīng)用前景。專(zhuān)用集成電路(Application2SpecifiedIntegratedCircuit,ASIC技術(shù)可使數(shù)字化保護(hù)系統(tǒng)的可收稿日期:2000206219;修回日期:2000209201,男,河北撫寧人,在讀博士研究生,反應(yīng)堆儀表與控制專(zhuān)業(yè)作者簡(jiǎn)介:張維(1973—第5期張維等:基于現(xiàn)場(chǎng)可編程門(mén)陣列的反應(yīng)堆數(shù)字化保護(hù)系統(tǒng)設(shè)計(jì)433靠性明顯提高,但設(shè)計(jì)和制造ASIC芯片的開(kāi)發(fā)周期長(zhǎng),開(kāi)發(fā)費(fèi)用昂貴。應(yīng)用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA是解決這一問(wèn)題的最佳途徑。2FPGAFPGA是一種半定制的集成電路,是可編程ASIC中的一種。FPGA芯片內(nèi)部包含一“未配制的”邏輯單元陣列,此陣列可安排成所需的邏輯功能或邏輯功能組,并可通過(guò)編程互連所要求的輸入輸出,這些邏輯單元可以是門(mén)、反相器、觸發(fā)器或較大的宏單元。連接到可配置開(kāi)關(guān)系統(tǒng)的信號(hào)線(xiàn)互連這些邏輯單元,信號(hào)互聯(lián)系統(tǒng)可采用熔絲、反熔絲或傳輸晶體管來(lái)實(shí)現(xiàn)[3]。FPGA將半定制的門(mén)陣列的優(yōu)點(diǎn)和可編程器件的用戶(hù)可編程特性相結(jié)合,使其不僅包含大量的門(mén)電路,具有高的速度,使設(shè)計(jì)的電子產(chǎn)品達(dá)到小型化、集成化和高可靠性,而且器件具有的用戶(hù)可編程特性使設(shè)計(jì)周期大為縮短,減少了設(shè)計(jì)費(fèi)用,降低了設(shè)計(jì)風(fēng)險(xiǎn)。因此,FPGA已成為可編程ASIC中最受歡迎的一類(lèi)器件。3RPS的設(shè)計(jì)思想如上所述,,來(lái),則可實(shí)現(xiàn)它們的優(yōu)勢(shì)互補(bǔ),,在保護(hù)方式上應(yīng)用雙重的冗余,采用FPGA,它們各自輸出停堆信號(hào)。硬件,保護(hù)速度極快,它將,將作為熱應(yīng)用FPA:1并行信號(hào)處理和傳輸,速度快;2易于擴(kuò)展,適于不同規(guī)模的RPS;3集成度高,電路中使用芯片大為減少,提高了系統(tǒng)的可靠性;4FPGA的應(yīng)用電路屬純硬件電路,不存在軟件的V&V問(wèn)題;5可降低系統(tǒng)的規(guī)模,提高設(shè)計(jì)速度和效率;6系統(tǒng)的更新升級(jí)方便快捷;7性能價(jià)格比非常合理。4RPS的設(shè)計(jì)方案在拓?fù)浣Y(jié)構(gòu)上,本系統(tǒng)包含3個(gè)完全相同的冗余通道。保護(hù)算法采用局部符合、三取二表決方式。系統(tǒng)的總體結(jié)構(gòu)示于圖1。本系統(tǒng)由以下主要模塊構(gòu)成。411信號(hào)調(diào)理單元每個(gè)保護(hù)參數(shù)由3個(gè)獨(dú)立的傳感器同時(shí)測(cè)量,傳感器的輸出一般為4～20mA的電流信號(hào),便于遠(yuǎn)程傳送和提高抗干擾能力。信號(hào)調(diào)理單元接收相應(yīng)的電流信號(hào),對(duì)該信號(hào)進(jìn)行轉(zhuǎn)換、隔離、濾波等處理,輸出規(guī)格化的0～5V的電壓信號(hào);在該單元中,還完成手動(dòng)調(diào)試的邏輯控制功能,實(shí)現(xiàn)系統(tǒng)的手動(dòng)測(cè)試。412定值比較單元在定值比較模塊中,將信號(hào)調(diào)理模塊輸出的電壓信號(hào)進(jìn)行V/F轉(zhuǎn)換,得到一與該電壓信號(hào)成正比的頻率信號(hào),由FPGA對(duì)該頻率信號(hào)進(jìn)行計(jì)數(shù),從而得到相應(yīng)于該電壓信號(hào)的數(shù)據(jù)量。在此基礎(chǔ)上,將該數(shù)據(jù)與預(yù)先定義好的設(shè)定值相比較,得到一邏輯值“1”或“0”,以判斷這434原子能科學(xué)技術(shù)第35卷圖1RPS結(jié)構(gòu)圖Fig.1StructureofRPS個(gè)信號(hào)是否處于正常狀態(tài)。然后,將該邏輯值按照BELL202規(guī)范(略做修改發(fā)送給下一個(gè)功能處理單元。在此處理單元中,采用了一些特殊方法來(lái)增強(qiáng)系統(tǒng)的處理能力,用“并行計(jì)數(shù)流水線(xiàn)”的方式來(lái)進(jìn)行模數(shù)轉(zhuǎn)換和數(shù)字濾波,實(shí)現(xiàn)了實(shí)時(shí)不間斷的數(shù)據(jù)采集;設(shè)計(jì)了標(biāo)準(zhǔn)的SPI通訊接口,便于與MCU進(jìn)行通訊,從而使整個(gè)系統(tǒng)的工作狀態(tài)更加透明;設(shè)計(jì)了新型的在役自檢輔助電路,使在役自檢更加完善。413邏輯符合單元在邏輯符合單元中,由FPGA接收BELL202規(guī)范信號(hào),獲得上一級(jí)處理單元的比較結(jié)果,在獲得的數(shù)據(jù)基礎(chǔ)上,完成三取二表決功能,得到一邏輯值“1”或“0”。每個(gè)邏輯值表示對(duì)于同一參數(shù)來(lái)自3個(gè)獨(dú)立的傳感器的輸出按照表決原則所確定的反應(yīng)堆的狀態(tài)。最后,對(duì)所有信號(hào)參數(shù)的狀態(tài)值進(jìn)行“或”運(yùn)算,得到一總的反應(yīng)堆的狀態(tài)值。只要有任一參數(shù)的狀態(tài)值是“超限”或“異?！?該通道的總的輸出結(jié)果將是緊急停堆信號(hào)。本模塊最后得到的邏輯值將通過(guò)PWM信號(hào)傳遞給觸發(fā)執(zhí)行單元。414觸發(fā)執(zhí)行單元在觸發(fā)執(zhí)行單元中,分別接收3個(gè)邏輯符合單元輸出的3個(gè)PWM停堆信號(hào);根據(jù)設(shè)計(jì)約定,從中提取所調(diào)制的邏輯值;最后,根據(jù)這3個(gè)邏輯值進(jìn)行三取二表決,輸出最后的停堆信號(hào)。在該單元中,還各自接收所有單元的正常信號(hào),從而決定系統(tǒng)投入邏輯和手動(dòng)停堆邏輯。第5期張維等:基于現(xiàn)場(chǎng)可編程門(mén)陣列的反應(yīng)堆數(shù)字化保護(hù)系統(tǒng)設(shè)計(jì)435另外,在這一部分的電路中,還提供了斷路器測(cè)試功能等其他的檢測(cè)手段。5結(jié)論本工作采用了FPGA技術(shù)來(lái)設(shè)計(jì)RPS,利用它的高集成度在模塊級(jí)實(shí)現(xiàn)了單片化,大大提高了系統(tǒng)的可靠性。與采用ASIC設(shè)計(jì)的RPS相比,本方案是一種實(shí)用經(jīng)濟(jì)的設(shè)計(jì);相對(duì)于完全采用微控制器的RPS來(lái)說(shuō),也可有效克服軟件的V&V問(wèn)題和共模故障因素。本設(shè)計(jì)方案既可實(shí)現(xiàn)快速的保護(hù)功能,具備友好的人機(jī)操作界面,又可提供標(biāo)準(zhǔn)的數(shù)字通訊接口,為整個(gè)廠區(qū)的生產(chǎn)自動(dòng)化提供必要的條件[4],是數(shù)字化RPS的一種較為適宜的可行解決方案。參考文獻(xiàn):[1]IvesG.DigitalSystems:ReviewofSafetyCriticalApplications[J].NuclearEngineeringInternational,1994,39(477:37～40.[2]Anon.ASICsBasics[J].NuclearEngineeringInternational,1995,40(492;26～28.[3]BrianD.選擇可編程邏輯器件時(shí)不能只著眼于門(mén)電路的數(shù)量[J].電子設(shè)計(jì)技術(shù),1998(:22～31.[4]張良駒,解正國(guó).低溫堆儀表和控制系統(tǒng)計(jì)算機(jī)化的策略及進(jìn)展[J,1992,32(6:36～41.DesignofSystemGateArrayZHANGWei,SHIMing2de,ZHENGWen2xiang,LIULong2zhi(InstituteofNuclearEnergyTechnology,TsinghuaUniversity,Beijing102201,ChinaAbstract:Anoveldesignofreactorprotectionsystem(RPSbasedonfieldprogrammablegatear2ray(FPGAisintroduced.Itisaidedbymicrocontrollertoachieveakindofdevicediversity.The22out2of23votingmechanismisapplied.FPGAmodulesperformtheprimaryprotectionfunctionstoacceleratetheresponsespeed,andavoidthecommon2mode2failuresinsoftwareprogramming.Microcontrollersareabletoenhen