基于FPGA的UART模塊設(shè)計(jì)及仿真

第29卷第23期基于FPGA的UART模塊設(shè)計(jì)及仿真彭圓圓,劉林(中南大學(xué)交通運(yùn)輸工程學(xué)院,湖南長(zhǎng)沙410075摘要:基于FPGA芯片為處理器的系統(tǒng)中,采用Verilog硬件描述語(yǔ)言設(shè)計(jì)了一款具有通用性的UART模塊,通過(guò)仿真驗(yàn)證,做到了運(yùn)行穩(wěn)定、抗干擾性強(qiáng)。此驅(qū)動(dòng)的實(shí)現(xiàn)方式通用性較好,實(shí)現(xiàn)了片上可編程系統(tǒng),簡(jiǎn)化了電路設(shè)計(jì),減少了電路板面積,因此具有很強(qiáng)的實(shí)際意義。關(guān)鍵詞:FPGA;UART;Verilog;仿真中圖分類號(hào):TN941.1文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):1006-8937(201023-0011-02DesignandsimulationofUARTmodulebasedonFPGAPENGYuan-yuan,LIULin(SchoolofTrafficandTransportationEngineering,CentralSouthUniversity,Changsha,Hunan410075,ChinaAbstract:Thesystem,usingFPGAchipastheprocessor,providesaUARTmodule,whichisdesignedbyVeriloghardwaredescriptionlanguageandcanbecommonlyspread.Simulationtestsshowthat,thissystemfeaturesstableandanti-jammingaswell.Becauseitcanprogramdirectlyonchips,simplifythecircuitdesign,andreducethecircuitarea,thesystemmeanssignificantlyonpractice.Keywords:FPGA;UART;Verilog;simulation收稿日期:2010-10-15作者簡(jiǎn)介:彭圓圓(1986—,女,湖南湘西人,碩士研究生,主要研究方向:測(cè)控及自動(dòng)化。企業(yè)技術(shù)開(kāi)發(fā)TECHNOLOGICALDEVELOPMENTOFENTERPRISE2010年12月Dec.2010UART(UniversalAsynchronousReceiver/Transmitter通用異步收發(fā)器是各種設(shè)備之間進(jìn)行通信的關(guān)鍵模塊,當(dāng)一個(gè)設(shè)備需要和另一個(gè)連接的設(shè)備進(jìn)行通信時(shí),通常采用數(shù)字信號(hào)。在硬件方面采用的是基于CycloneIIFPGA系列的開(kāi)發(fā)板,時(shí)鐘晶振為50MHz。本文在做以FPGA為處理器的系統(tǒng)設(shè)計(jì)時(shí),采用Verilog硬件描述語(yǔ)言設(shè)計(jì),在片內(nèi)集成了一款通用性較強(qiáng)的UART模塊。用QuartuslI軟件進(jìn)行頂層和RTL級(jí)的仿真和觀察,Model-Sim仿真工具仿真發(fā)送過(guò)程以及應(yīng)用開(kāi)發(fā)板上LED等輔助顯示接收數(shù)據(jù)。結(jié)果使其性能穩(wěn)定,并在此設(shè)計(jì)基礎(chǔ)上更容易擴(kuò)展為URATIPCORE,利于ASIC設(shè)計(jì)的重復(fù)利用。1RS-232通信協(xié)議RS-232全稱為“數(shù)據(jù)終端設(shè)備(DTE和數(shù)據(jù)通信設(shè)備(DCE之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”,該標(biāo)準(zhǔn)規(guī)定采用一25腳的串口連接器(DB25,不僅對(duì)連接器的每個(gè)引腳的信號(hào)內(nèi)容加以規(guī)定,還規(guī)定了各種信號(hào)的電平。最為簡(jiǎn)單且常用的RS-232連接方法就是3線連接法,即地、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)3腳相連。RS-232的串行總線在空閑的時(shí)候保持為邏輯“1”狀態(tài)。當(dāng)需要傳送一個(gè)字符時(shí),首先會(huì)發(fā)送一個(gè)邏輯為“0”的起始位,表示開(kāi)始發(fā)送數(shù)據(jù);之后就逐個(gè)發(fā)送數(shù)據(jù)位、奇偶校驗(yàn)位和停止位(邏輯“1”,每一次傳輸1個(gè)字符(可以設(shè)成5~8個(gè)比特。由于任意兩個(gè)字符對(duì)應(yīng)瞬間的時(shí)間間隔是可變的,因此也被稱為異步格式。典型的傳輸時(shí)序如圖1所示。圖1數(shù)據(jù)傳輸時(shí)序圖LSBMSB字符間隔字符1字符2stPspst起始位(start奇偶位(parity停止位(stop2UART控制器的Verilog實(shí)現(xiàn)2.1頂層模塊組成結(jié)構(gòu)UART通信控制器的頂層模塊主要由3個(gè)子模塊實(shí)現(xiàn),包括波特率發(fā)生器、接收模塊以及發(fā)送模塊。頂層模塊作為設(shè)計(jì)的主干,用于例化各個(gè)模塊以及響應(yīng)外圍器件,其結(jié)構(gòu)如圖2所示。圖2頂層模塊的子模塊組成tx_din[7:0]tx-cmdrstrxdclk_50MHzrstclkbclk頂層模塊波特率發(fā)生器串口發(fā)送模塊串口接收模塊tx_din[7:0]tx-cmdresetbclktxdtx-readytxdtx-readybclkresetrxdtx_din[7:0]tx-readyLED驅(qū)動(dòng)模塊LED[7.0]2.2UART幀的格式本系統(tǒng)在數(shù)字應(yīng)用開(kāi)發(fā)板上實(shí)現(xiàn)的波特率為9600bit/s,包括了起始位、字符、停止位在內(nèi)所有的比特(本設(shè)計(jì)為簡(jiǎn)單通用串口模塊,為方便仿真暫不添加校驗(yàn)位。企業(yè)技術(shù)開(kāi)發(fā)2010年12月對(duì)最低(有效位LSB上的起始位和最高(有效位MSB上的終止位對(duì)8位的數(shù)字進(jìn)行打包,從而得到9位字格式。從起始位開(kāi)始的前8個(gè)數(shù)據(jù)位按順序發(fā)射,直到終止位有效時(shí)間可能會(huì)超過(guò)一個(gè)時(shí)鐘周期。2.3Verilog程序設(shè)計(jì)FPGA的整個(gè)系統(tǒng)設(shè)計(jì)是自頂向下設(shè)計(jì)的,各個(gè)模塊也是按著層次化的管理。UART模塊分為3個(gè)模塊:特率發(fā)生器、接收模塊以及發(fā)送模塊。最后由綜合器把各模塊電路映射到頂層模塊。①波特率發(fā)生器。波特率發(fā)生器實(shí)際上是個(gè)分頻器,從系統(tǒng)時(shí)鐘頻率分頻得到所需要的波特率。通常來(lái)講,為了提高系統(tǒng)的容錯(cuò)性處理,通過(guò)波特率發(fā)生器產(chǎn)生為實(shí)際串口數(shù)據(jù)波特率的N倍的波特率,N在本設(shè)計(jì)中取16,所以波特率發(fā)生器的信號(hào)輸出頻率為9600×16=153.6kbit/s。②發(fā)送模塊。由于波特率發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)bclk的頻率為9600Hz的16倍,因此,每16個(gè)bclk周期發(fā)送一個(gè)有效比特:首先是起始位(txd一個(gè)由邏輯1到邏輯0,且至少持續(xù)1/9600s,其次是由低位到高位的有效數(shù)據(jù)比特,再次是校驗(yàn)位,最后一位是停止位(邏輯1至少持續(xù)1/9600。發(fā)送模塊采用FSM(有限狀態(tài)機(jī)的方法,把整個(gè)發(fā)送流程分為s_idle、s_start、s_shift和s_stop。s_idle為空閑狀態(tài),當(dāng)復(fù)位狀態(tài)有效或者發(fā)送狀態(tài)已完成時(shí),發(fā)送模塊就處于s_idle狀態(tài)。當(dāng)發(fā)送使能指令tx_cmd為高電平時(shí),發(fā)送完成指示tx_ready為高電平,轉(zhuǎn)為下一狀態(tài)s_start,s_start為起始狀態(tài),拉低tx_ready信號(hào),表明發(fā)送模塊處于工作中,并拉低txd,跳轉(zhuǎn)到s_wait狀態(tài)。這一狀態(tài)保持信號(hào)值不變,等待cnt記滿16個(gè)bclk后,判斷8個(gè)有效比特是否發(fā)送完畢,如果是則轉(zhuǎn)到s_stop,結(jié)束有效數(shù)據(jù)的發(fā)送;否則,跳轉(zhuǎn)到s_shift狀態(tài),發(fā)送到下一個(gè)有效比特。在狀態(tài)進(jìn)入s_stop時(shí),會(huì)檢查奇偶校驗(yàn)的結(jié)果,同時(shí)發(fā)送一停止位,發(fā)送完成后進(jìn)入s_idle狀態(tài),并將tx_ready信號(hào)拉高。具體狀態(tài)轉(zhuǎn)移圖如圖3所示。圖3發(fā)送模塊狀態(tài)轉(zhuǎn)移圖③接收模塊。在接收系統(tǒng)中,一幀的所有有效數(shù)據(jù)都需要接收端檢測(cè)到,為了避免毛刺等干擾的影響,對(duì)信號(hào)的每個(gè)數(shù)據(jù)進(jìn)行16個(gè)樣值采樣(即采樣頻率為9600Hz的16倍,以最終超過(guò)8比的電平邏輯值為采樣有效數(shù)據(jù)。同理,接收模塊也采樣FSM的方法,整個(gè)接收模塊的狀態(tài)機(jī)包含3個(gè)狀態(tài):s_idle、s_sample以及s_stop。s_idle為空閑狀態(tài),檢測(cè)起始信號(hào),復(fù)位后接收模塊就處于這一狀態(tài)。若檢測(cè)到rxd由1跳到0,則立即進(jìn)入s_sample,這一狀態(tài)rx_ready信號(hào)的值為1。每個(gè)采樣值采樣16個(gè),進(jìn)行最大似然判決,而且重復(fù)8比,并且完成串并轉(zhuǎn)換,之后直接進(jìn)入s_stop狀態(tài),這一狀態(tài)rx_ready信號(hào)值為0。s_stop狀態(tài)用于檢測(cè)停止位,等待一定時(shí)間后,直接跳到s_idle狀態(tài)。經(jīng)QuartusII綜合得到接收模塊狀態(tài)轉(zhuǎn)移圖如圖4所示。圖4接收模塊狀態(tài)轉(zhuǎn)移圖3UART模塊的驗(yàn)證仿真本UART模塊的驗(yàn)證是通過(guò)選用Altera公司的CycloneII系列中的EP2C35F484芯片。用QuartusII進(jìn)行邏輯綜合,仿真工具使用ModelSim6.1。在發(fā)送模塊仿真中,發(fā)送一幀8位數(shù)據(jù)11101110;接收模塊的驗(yàn)證,使用串口助手給開(kāi)發(fā)板發(fā)送一數(shù)據(jù),用LED燈顯示。發(fā)送模塊的仿真結(jié)果如圖5所示。通過(guò)仿真測(cè)試,下載到開(kāi)發(fā)板的FPGA芯片中運(yùn)行,與預(yù)期的結(jié)果一致,電路工作穩(wěn)定、可靠。圖5發(fā)送模塊仿真4結(jié)語(yǔ)本文應(yīng)用了FPGA集成UART功能模塊。使用Verilog硬件描述語(yǔ)言設(shè)計(jì)了一個(gè)通用性強(qiáng)的UART模塊,并使用Modelsim6.1仿真和開(kāi)發(fā)板LED進(jìn)行了驗(yàn)證,驗(yàn)證了模塊的正確性。一般UART由專用芯片來(lái)實(shí)現(xiàn),專用芯片在實(shí)際使用時(shí)往往只需要用到UART的基本功能,會(huì)造成資源浪費(fèi)和成本提高。使用FPGA技術(shù)設(shè)計(jì)系統(tǒng),可以減少電路板的面積,節(jié)省資源,又使系統(tǒng)在時(shí)序的改進(jìn)方面提供了更多的余量。參考文獻(xiàn):[1]云創(chuàng)工作室.VerilogHDL程序設(shè)計(jì)與實(shí)踐[M].北京:人民郵電出版社,2009.(下轉(zhuǎn)第21頁(yè)12第29卷第23期[2][美]MichaelD.Ciletti,張雅綺,李鏘譯.VerilogHDL高級(jí)數(shù)字設(shè)計(jì)[M].北京:電子工業(yè)出版社,2005.[3]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京:北京航空航天大學(xué)出版社,2008.[4]CycloneIIDeviceHandbook,Volume1[Z].2007.是否有故障,這就充分體現(xiàn)了其智能性。⑥測(cè)量顯示數(shù)字化:長(zhǎng)期以來(lái),變電站采用指針式儀表作為測(cè)量?jī)x器,準(zhǔn)確度低,讀數(shù)不方便。采用微機(jī)監(jiān)控系統(tǒng)后,徹底改變了原來(lái)的測(cè)量手段,傳統(tǒng)指針式儀表全被CRT顯示器上的數(shù)字顯示所代替,直觀明了。而原來(lái)的人工抄表記錄則完全由打印機(jī)打印、報(bào)表所代替。不僅減輕了值班員的勞動(dòng),而且提高了測(cè)量的精度和管理的科學(xué)性。正是由于變電站電氣自動(dòng)化系統(tǒng)具有的上述明顯特征,其發(fā)展具有強(qiáng)勁的生命力。因此,近幾年來(lái),研究變電站電氣自動(dòng)化進(jìn)入了高潮,其功能和性能也不斷完善。變電站電氣自動(dòng)化將成為今后新建變電站的主導(dǎo)技術(shù),同時(shí)也是變電站改造的首選產(chǎn)品。2自動(dòng)化信息技術(shù)的應(yīng)用2.1建立變電站高壓電氣系統(tǒng)自動(dòng)化隨著變電站自動(dòng)化水平的提高,現(xiàn)場(chǎng)控制層的信息將進(jìn)一步擴(kuò)展,視頻、音頻等信息采集設(shè)備也將成為變電站自動(dòng)化系統(tǒng)的組成部分,因此要求站級(jí)設(shè)備的性能應(yīng)對(duì)這種擴(kuò)展做出準(zhǔn)備,通信能力相應(yīng)提高。站級(jí)設(shè)備之間的互聯(lián)宜采用廣域網(wǎng),以適應(yīng)站級(jí)設(shè)備間高速數(shù)據(jù)交換的要求。站級(jí)設(shè)備在信息匯總的基礎(chǔ)上,可借助數(shù)據(jù)庫(kù)、優(yōu)化運(yùn)算等手段對(duì)全站數(shù)據(jù)進(jìn)行綜合、分類、優(yōu)化、存儲(chǔ)、轉(zhuǎn)發(fā)等。變電站自動(dòng)化系統(tǒng)遠(yuǎn)傳端口除應(yīng)具備載波、微波等低頻通信接口外,還應(yīng)具有ATM接入和充分利用廣域網(wǎng)的能力,實(shí)現(xiàn)和調(diào)度及其他變電站的信息互聯(lián),從而實(shí)現(xiàn)電網(wǎng)互聯(lián)的更多功能。建立在廣域網(wǎng)-局域網(wǎng)-現(xiàn)場(chǎng)總線結(jié)構(gòu)上的變電站自動(dòng)化系統(tǒng)具有節(jié)約投資、簡(jiǎn)化安裝、易于維護(hù)、組態(tài)靈活、高效可靠的特點(diǎn),應(yīng)在變電站自動(dòng)化系統(tǒng)中推廣使用。2.2建立自動(dòng)化通信網(wǎng)絡(luò)在變電站內(nèi)可設(shè)置局域網(wǎng),不同智能設(shè)備以不同的形式接入變電站局域網(wǎng)。部分遠(yuǎn)動(dòng)、保護(hù)裝置可以通過(guò)現(xiàn)場(chǎng)總線經(jīng)微機(jī)綜合數(shù)據(jù)處理后以TCP/IP(計(jì)算機(jī)標(biāo)準(zhǔn)通信協(xié)議接入站內(nèi)的局域網(wǎng),也可以用不同方式接入通信裝置(如直流、交流、電量等智能裝置,再由通信裝置接入站內(nèi)局域網(wǎng)。所有的工作站都掛在局域網(wǎng)上,實(shí)現(xiàn)數(shù)據(jù)共享。局域網(wǎng)通過(guò)網(wǎng)絡(luò)交換機(jī)實(shí)現(xiàn)和國(guó)家電力數(shù)據(jù)網(wǎng)絡(luò)的互聯(lián)。在變電站自動(dòng)化系統(tǒng)中增加V24接口,由ATM網(wǎng)實(shí)現(xiàn)連接。變電站原有的模擬接口(mx、數(shù)字接口可以作為備用通道予以保留。局部網(wǎng)絡(luò)(LocalNetwork是一種在小區(qū)域內(nèi)使各種數(shù)據(jù)通信設(shè)備互聯(lián)在一起的通信網(wǎng),并按照網(wǎng)絡(luò)通信協(xié)議實(shí)現(xiàn)通信的系統(tǒng)。在該系統(tǒng)中,各計(jì)算機(jī)既能獨(dú)立工作,又能交換數(shù)據(jù)進(jìn)行通信。局部網(wǎng)絡(luò)可分成兩種類型:局部區(qū)域網(wǎng)絡(luò)(簡(jiǎn)稱局域網(wǎng)LAN和計(jì)算機(jī)交換機(jī)(CBX。局域網(wǎng)是局部網(wǎng)絡(luò)中最普遍的一種,構(gòu)成局域網(wǎng)的4大因素是網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)、傳輸介質(zhì)、傳輸控制和通信方式,互聯(lián)和通信是局域網(wǎng)絡(luò)的核心。局域網(wǎng)可采用雙絞線、同軸電纜或光纖等作為傳輸信道,也可采用無(wú)線信道。雙絞線用于低速傳輸,最大傳輸速率每秒可達(dá)幾兆比特。雙絞線傳輸距離較近,但成本較低。厲油電纜可滿足較高性能的要求,與雙絞線相比,同軸電纜可連接較多的設(shè)備,傳輸更遠(yuǎn)的距離,提供更大的容量,抗干擾能力也較強(qiáng)。2.3實(shí)現(xiàn)系統(tǒng)自動(dòng)化的技術(shù)支持配電網(wǎng)自動(dòng)化系統(tǒng)的應(yīng)用,首先是在配電網(wǎng)絡(luò)載波通信技術(shù)獲得突破、解決了系統(tǒng)通信問(wèn)題以后而開(kāi)始的。IEC自1995年后,發(fā)布了一系列基于配電載波通信的配電網(wǎng)自動(dòng)化系統(tǒng)的標(biāo)準(zhǔn)(技術(shù)文件和報(bào)告。IEC在其標(biāo)準(zhǔn)中對(duì)基于配電載波通信系統(tǒng)(DLC配電網(wǎng)自動(dòng)化系統(tǒng)(DAS的系統(tǒng)構(gòu)成,進(jìn)行了較為詳細(xì)的描述。一個(gè)DAS系統(tǒng)有效結(jié)構(gòu)的選擇主要依賴于系統(tǒng)所要求的功能。3結(jié)語(yǔ)在科技高度發(fā)展的今天,電力網(wǎng)絡(luò)的自動(dòng)化已經(jīng)成為電力系統(tǒng)應(yīng)用的趨勢(shì)和潮流。變電站作為供電系統(tǒng)的通路樞紐,承擔(dān)了由供電網(wǎng)絡(luò)向?qū)嶋H用戶的電力能源轉(zhuǎn)換任務(wù)。而高壓電氣系統(tǒng)更是變電站的核心,實(shí)現(xiàn)高壓電氣系統(tǒng)