半導(dǎo)體制造工藝流程3

半導(dǎo)體制造工藝流程半導(dǎo)體相關(guān)知識本征材料：純硅9-10個9250000Ω.cmN型硅：摻入V族元素--磷P、砷As、銻SbP型硅：摻入III族元素—鎵Ga、硼B(yǎng)PN結(jié)：NP------+++++半

導(dǎo)體元件制造過程可分為

前段（FrontEnd）制程晶圓處理制程（WaferFabrication；簡稱WaferFab）、晶圓針測制程（WaferProbe）；後段（BackEnd）

構(gòu)裝（Packaging）、測試制程（InitialTestandFinalTest）一、晶圓處理制程

晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程

，以微處理器（Microprocessor）為例，其所需處理步驟可達(dá)數(shù)百道，而其所需加工機(jī)臺先進(jìn)且昂貴，動輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與

含塵（Particle）均需控制的無塵室（Clean-Room），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適

當(dāng)?shù)那逑矗–leaning）之後，接著進(jìn)行氧化（Oxidation）及沈積，最後進(jìn)行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。二、晶圓針測制程

經(jīng)過WaferFab之制程後，晶圓上即形成一格格的小格

，我們稱之為晶方或是晶粒（Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓

上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會一一經(jīng)過針測（Probe）儀器以測試其電氣特性，

而不合格的的晶粒將會被標(biāo)上記號（InkDot），此程序即

稱之為晶圓針測制程（WaferProbe）。然後晶圓將依晶粒

為單位分割成一粒粒獨(dú)立的晶粒

三、IC構(gòu)裝制程

IC構(gòu)裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。半導(dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML半導(dǎo)體制造工藝分類一雙極型IC的基本制造工藝：A在元器件間要做電隔離區(qū)（PN結(jié)隔離、全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離）ECL（不摻金）（非飽和型）、TTL/DTL（飽和型）、STTL（飽和型）B在元器件間自然隔離I2L（飽和型）半導(dǎo)體制造工藝分類二MOSIC的基本制造工藝：根據(jù)柵工藝分類A鋁柵工藝B硅柵工藝其他分類1、（根據(jù)溝道）PMOS、NMOS、CMOS2、（根據(jù)負(fù)載元件）E/R、E/E、E/D半導(dǎo)體制造工藝分類三Bi-CMOS工藝：

A以CMOS工藝為基礎(chǔ)P阱N阱B以雙極型工藝為基礎(chǔ)雙極型集集成電路路和MOS集成成電路優(yōu)優(yōu)缺點(diǎn)雙極型集集成電路路中等速度度、驅(qū)動動能力強(qiáng)強(qiáng)、模擬擬精度高高、功耗耗比較大大CMOS集成電電路低的靜態(tài)態(tài)功耗、、寬的電電源電壓壓范圍、、寬的輸輸出電壓壓幅度（（無閾值值損失）），具有有高速度度、高密密度潛力力；可與與TTL電路兼兼容。電電流驅(qū)動動能力低低半導(dǎo)體制制造環(huán)境境要求主要污染染源：微微塵顆粒粒、中金金屬離子子、有機(jī)機(jī)物殘留留物和鈉鈉離子等等輕金屬屬例子。。超凈間：：潔凈等等級主要要由微塵顆粒粒數(shù)/m30.1um0.2um0.3um0.5um5.0umI級357.531NA10級級350753010NA100級級NA750300100NA1000級NANANA10007半導(dǎo)體元件件制造過過程前段（FrontEnd）制程---前前工序晶圓處理理制程（（WaferFabrication；簡稱WaferFab）典型的PN結(jié)隔隔離的摻摻金TTL電路路工藝流流程一次氧化化襯底制備備隱埋層擴(kuò)擴(kuò)散外延淀積積熱氧化隔離光刻刻隔離擴(kuò)散散再氧化基區(qū)擴(kuò)散散再分布及及氧化發(fā)射區(qū)光光刻背面摻金金發(fā)射區(qū)擴(kuò)擴(kuò)散反刻鋁接觸孔光光刻鋁淀積隱埋層光光刻基區(qū)光刻刻再分布及及氧化鋁合金淀積鈍化化層中測壓焊塊光光刻橫向晶體體管刨面面圖CBENPPNPP+P+PP縱向晶體體管刨面面圖CBENPCBENPN+p+NPNPNPNPN晶晶體管刨刨面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+1.襯底底選擇P型Siρ10Ω.cm111晶向,偏偏離2O~5O晶圓（晶晶片）晶圓（晶晶片）的的生產(chǎn)由由砂即（（二氧化化硅）開開始，經(jīng)經(jīng)由電弧弧爐的提提煉還原原成冶煉級的的硅，再再經(jīng)由鹽鹽酸氯化化，產(chǎn)生生三氯化化硅，經(jīng)經(jīng)蒸餾純純化后，，透過慢慢速分解過程，，制成棒棒狀或粒粒狀的「「多晶硅硅」。一一般晶圓圓制造廠廠，將多多晶硅融融解后，再利利用硅晶晶種慢慢慢拉出單單晶硅晶晶棒。一一支85公分長，，重76.6公斤的8寸硅晶棒，，約需2天半時間間長成。。經(jīng)研磨磨、拋光光、切片片后，即即成半導(dǎo)導(dǎo)體之原原料晶圓片第一次光光刻—N+埋層層擴(kuò)散孔孔1。減小小集電極極串聯(lián)電電阻2。減小小寄生PNP管管的影響響SiO2P-SUBN+-BL要求：1。雜雜質(zhì)固濃濃度大2。高溫溫時在Si中的的擴(kuò)散系系數(shù)小，，以減小上上推3。與與襯底晶晶格匹配配好，以以減小應(yīng)應(yīng)力涂膠—烘烘烤---掩膜膜（曝光光）---顯影影---堅膜——蝕刻——清洗—去膜--清洗洗—N+擴(kuò)散(P)外延層淀淀積1。VPE（Vaporousphaseepitaxy)氣氣相外外延生生長硅硅SiCl4+H2→Si+HCl2。氧氧化Tepi>Xjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次次光刻刻—P+隔隔離擴(kuò)擴(kuò)散孔孔在襯底底上形形成孤孤立的的外延延層島島,實(shí)實(shí)現(xiàn)元元件的的隔離離.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜——蝕刻刻—清清洗—去膜膜--清洗洗—P+擴(kuò)擴(kuò)散(B)第三次次光刻刻—P型基基區(qū)擴(kuò)擴(kuò)散孔孔決定NPN管的的基區(qū)區(qū)擴(kuò)散散位置置范圍圍SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗——基區(qū)區(qū)擴(kuò)散散(B)第四次次光刻刻—N+發(fā)發(fā)射區(qū)區(qū)擴(kuò)散散孔集電極極和N型電電阻的的接觸觸孔,以及及外延延層的的反偏偏孔。。Al——N-Si歐歐姆接接觸：：ND≥1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗——擴(kuò)散散第五次次光刻刻—引線接接觸孔孔SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗第六次次光刻刻—金屬化化內(nèi)連連線：：反刻刻鋁SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗——蒸鋁鋁CMOS工工藝集集成電電路CMOS集集成電電路工工藝--以P阱阱硅柵柵CMOS為例例1。光光刻I---阱阱區(qū)光光刻，，刻出出阱區(qū)區(qū)注入入孔N-SiN-SiSiO2CMOS集集成電電路工工藝--以P阱阱硅柵柵CMOS為例例2。阱阱區(qū)注注入及及推進(jìn)進(jìn)，形形成阱阱區(qū)N-SiP-CMOS集集成電電路工工藝--以P阱阱硅柵柵CMOS為例例3。去去除SiO2，長薄氧氧，長長Si3N4N-SiP-Si3N4CMOS集集成電電路工工藝--以P阱阱硅柵柵CMOS為例例4。光光II---有有源區(qū)區(qū)光刻刻N(yùn)-SiP-Si3N4CMOS集集成電電路工工藝--以P阱阱硅柵柵CMOS為例例5。光光III---N管管場區(qū)區(qū)光刻刻，N管場場區(qū)注注入，，以提提高場場開啟啟，減減少閂閂鎖效效應(yīng)及及改善善阱的的接觸觸。光刻膠膠N-SiP-B+CMOS集集成電電路工工藝--以P阱阱硅柵柵CMOS為例例6。光光III---N管管場區(qū)區(qū)光刻刻，刻刻出N管場場區(qū)注注入孔孔；N管管場區(qū)區(qū)注入入。N-SiP-CMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例7。。光光ⅣⅣ---p管管場場區(qū)區(qū)光光刻刻，，p管管場場區(qū)區(qū)注注入入，，調(diào)調(diào)節(jié)節(jié)PMOS管管的的開開啟啟電電壓壓，，生生長長多多晶晶硅硅。。N-SiP-B+CMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例8。。光光ⅤⅤ---多多晶晶硅硅光光刻刻，，形形成成多多晶晶硅硅柵柵及及多多晶晶硅硅電電阻阻多晶晶硅硅N-SiP-CMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例9。。光光ⅤⅤI---P+區(qū)區(qū)光光刻刻，，P+區(qū)區(qū)注注入入。。形形成成PMOS管管的的源源、、漏漏區(qū)區(qū)及及P+保保護(hù)護(hù)環(huán)環(huán)。。N-SiP-B+CMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例10。。光光ⅦⅦ---N管管場場區(qū)區(qū)光光刻刻，，N管管場場區(qū)區(qū)注注入入，，形形成成NMOS的的源源、、漏漏區(qū)區(qū)及及N+保保護(hù)護(hù)環(huán)環(huán)。。光刻膠N-SiP-AsCMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例11。。長長PSG（（磷磷硅硅玻玻璃璃））。。PSGN-SiP+P-P+N+N+CMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例12。。光光刻刻ⅧⅧ---引引線線孔孔光光刻刻。。PSGN-SiP+P-P+N+N+CMOS集集成成電電路路工工藝藝--以P阱阱硅硅柵柵CMOS為為例例13。。光光刻刻ⅨⅨ---引引線線孔孔光光刻刻（（反反刻刻AL））。。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDS集成成電電路路中中電電阻阻1ALSiO2R+PP+P-SUBN+R-VCCN+-BLN-epiP+基區(qū)區(qū)擴(kuò)擴(kuò)散散電電阻阻集成成電電路路中中電電阻阻2SiO2RN+P+P-SUBRN+-BLN-epiP+發(fā)射射區(qū)區(qū)擴(kuò)擴(kuò)散散電電阻阻集成成電電路路中中電電阻阻3基區(qū)區(qū)溝溝道道電電阻阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成成電電路路中中電電阻阻4外延延層層電電阻阻SiO2RP+P-SUBRN-epiP+PN+集成成電電路路中中電電阻阻5MOS中中多多晶晶硅硅電電阻阻SiO2Si多晶硅氧化層其它它：：MOS管管電電阻阻集成成電電路路中中電電容容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs發(fā)射射區(qū)區(qū)擴(kuò)擴(kuò)散散層層——隔隔離離層層——隱隱埋埋層層擴(kuò)擴(kuò)散散層層PN電電容容集成電路路中電容容2MOS電電容AlSiO2ALP+P-SUBN-epiP+N+N+主要制程程介紹矽晶圓材材料（Wafer）圓晶是制制作矽半半導(dǎo)體IC所用之矽矽晶片，，狀似圓圓形，故故稱晶圓圓。材料料是「矽矽」，IC（IntegratedCircuit）廠用的的矽晶片片即為矽矽晶體，，因為整整片的矽矽晶片是是單一完完整的晶晶體，故故又稱為為單晶體體。但在在整體固固態(tài)晶體體內(nèi)，眾眾多小晶晶體的方方向不相相，則為為復(fù)晶體體（或多多晶體））。生成成單晶體體或多晶晶體與晶晶體生長長時的溫溫度，速速率與雜雜質(zhì)都有有關(guān)系。。一般清洗洗技術(shù)工藝清潔源容器清潔效果剝離光刻膠氧等離子體平板反應(yīng)器刻蝕膠去聚合物H2SO4:H2O=6:1溶液槽除去有機(jī)物去自然氧化層HF:H2O<1:50溶液槽產(chǎn)生無氧表面旋轉(zhuǎn)甩干氮?dú)馑Ω蓹C(jī)無任何殘留物RCA1#(堿性)NH4OH:H2O2:H2O=1:1:1.5溶液槽除去表面顆粒RCA2#(酸性)HCl:H2O2:H2O=1:1:5溶液槽除去重金屬粒子DI清洗去離子水溶液槽除去清洗溶劑光學(xué)顯顯影影光學(xué)顯影影是在感感光膠上上經(jīng)過曝曝光和顯顯影的程程序，把把光罩上上的圖形形轉(zhuǎn)換到到感光膠膠下面的的薄膜層層或硅晶晶上。光光學(xué)顯影影主要包包含了感感光膠涂涂布、烘烘烤、光光罩對準(zhǔn)準(zhǔn)、曝曝光和顯顯影等程程序。關(guān)鍵技術(shù)術(shù)參數(shù):最小可可分辨圖圖形尺寸寸Lmin(nm)聚焦深度度DOF曝光方式式:紫外外線、X射線、、電子束束、極紫紫外蝕刻技術(shù)術(shù)（EtchingTechnology）蝕刻技術(shù)術(shù)（EtchingTechnology）是將材材料使用用化學(xué)反反應(yīng)物理理撞擊作作用而移移除的技技術(shù)?？煽梢苑譃闉?濕蝕刻（（wetetching）:濕蝕刻所所使用的的是化學(xué)學(xué)溶液，，在經(jīng)過過化學(xué)反反應(yīng)之後後達(dá)到蝕蝕刻的目目的.乾蝕刻（（dryetching）:乾蝕刻則則是利用用一種電電漿蝕刻刻（plasmaetching）。電漿漿蝕刻中中蝕刻的的作用，，可能是是電漿中中離子撞撞擊晶片片表面所所產(chǎn)生的的物理作作用，或或者是電電漿中活活性自由由基（Radical）與晶片片表面原原子間的的化學(xué)反反應(yīng)，甚甚至也可可能是以以上兩者者的復(fù)合合作用?！，F(xiàn)在主要要應(yīng)用技技術(shù):等等離子體體刻蝕常見濕法法蝕刻技術(shù)腐蝕液被腐蝕物H3PO4(85%):HNO3(65%):CH3COOH(100%):H2O:NH4F(40%）=76：3：15：5：0.01AlNH4(40%):HF(40%)=7:1SiO2,PSGH3PO4(85%)Si3N4HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5SiKOH(3%~50%)各向異向SiNH4OH:H2O2(30%):H2O=1:1:5HF(49%):H2O=1:100Ti,CoHF(49%):NH4F(40%)=1:10TiSi2CVD化化學(xué)氣相相沉積是利用熱熱能、電電漿放電電或紫外外光照射射等化學(xué)學(xué)反應(yīng)的的方式，，在反應(yīng)應(yīng)器內(nèi)將將反應(yīng)物物（通常常為氣體體）生成成固態(tài)的的生成物物，并在在晶片表表面沉積積形成穩(wěn)穩(wěn)定固態(tài)態(tài)薄膜（（film）的的一種沉沉積技術(shù)術(shù)。CVD技術(shù)術(shù)是半導(dǎo)導(dǎo)體IC制程中中運(yùn)用極極為廣泛泛的薄膜膜形成方方法，如如介電材材料（dielectrics）、、導(dǎo)體或或半導(dǎo)體體等薄膜膜材料幾幾乎都能能用CVD技術(shù)術(shù)完成。?；瘜W(xué)氣相相沉積CVD氣體氣體化學(xué)氣氣相相沉積積技技術(shù)常用的CVD技術(shù)有：：(1)「常壓化化學(xué)氣相相沈積（（APCVD）」；(2)「低壓化化學(xué)氣相相沈積（（LPCVD）」；(3)「電漿輔輔助化學(xué)學(xué)氣相沈沈積（PECVD）」較為常見見的CVD薄膜包括括有：■二氣化硅硅（通常常直接稱稱為氧化化層）■氮化硅■多晶硅■耐火金屬屬與這類類金屬之之其硅化化物物理氣相相沈積（（PVD）主要是一一種物理理制程而而非化學(xué)學(xué)制程。。此技術(shù)術(shù)一般使使用氬等等鈍氣，，藉由在在高真空空中將氬氬離子加加速以撞撞擊濺鍍鍍靶材后后，可將將靶材原原子一個個個濺擊擊出來，，并使被被濺擊出出來的材材質(zhì)（通通常為鋁鋁、鈦或或其合金金）如雪雪片般沉沉積在晶晶圓表面面。PVD以以真空、、測射、、離子化化或離子子束等方方法使純純金屬揮揮發(fā)，與與碳化氫氫、氮?dú)鈿獾葰怏w體作用，，加熱至至400～600℃（（約1～～3小時時）後，，蒸鍍碳碳化物、、氮化物物、氧化化物及硼硼化物等等1～10μm厚之微微細(xì)粒狀狀薄膜，，PVD可可分為三三種技術(shù)術(shù)：(1)蒸鍍鍍（Evaporation）；(2)分分子束磊磊晶成長長（MolecularBeamEpitaxy；；MBE）；(3)濺濺鍍（Sputter）解離金屬電漿（淘氣氣鬼）物物理氣相沉積技術(shù)解離金屬屬電漿是是最近發(fā)發(fā)展出來來的物理理氣相沉沉積技術(shù)術(shù)，它是是在目標(biāo)標(biāo)區(qū)與晶晶圓之間間，利用用電漿，，針對從從目標(biāo)區(qū)區(qū)濺擊出出來的金金屬原子子，在其其到達(dá)晶晶圓之前前，加以以離子化化。離子子化這些些金屬原原子的目目的是，，讓這些些原子帶帶有電價價，進(jìn)而而使其行行進(jìn)方向向受到控控制，讓讓這些原原子得以以垂直的的方向往往晶圓行行進(jìn)，就就像電漿漿蝕刻及及化學(xué)氣氣相沉積積制程。。這樣做做可以讓讓這些金金屬原子子針對極極窄、極極深的結(jié)結(jié)構(gòu)進(jìn)行行溝填，，以形成成極均勻勻的表層層，尤其其是在最最底層的的部份。。離子植入入（IonImplant）離子植入入技術(shù)可可將摻質(zhì)質(zhì)以離子子型態(tài)植植入半導(dǎo)導(dǎo)體組件件的特定定區(qū)域上上，以獲獲得精確確的電子子特性。。這些離離子必須須先被加加速至具具有足夠夠能量與與速度，，以穿透透（植入入）薄膜膜，到達(dá)達(dá)預(yù)定的的植入深深度。離離子植入入制程可可對植入入?yún)^(qū)內(nèi)的的摻質(zhì)濃濃度加以以精密控控制?；旧?，，此摻質(zhì)質(zhì)濃度（（劑量））系由離離子束電電流（離離子束內(nèi)內(nèi)之總離離子數(shù)））與掃瞄瞄率（晶晶圓通過過離子束束之次數(shù)數(shù)）來控控制，而而離子植植入之深深度則由由離子束束能量之之大小來來決定。?；瘜W(xué)機(jī)械研磨技術(shù)化學(xué)機(jī)械械研磨技技術(shù)（化化學(xué)機(jī)器器磨光，，CMP）兼具有有研磨性性物質(zhì)的的機(jī)械式研研磨與酸堿溶溶液的化學(xué)式研研磨兩種作用用，可以以使晶圓圓表面達(dá)達(dá)到全面面性的平平坦化，，以利后后續(xù)薄膜膜沉積之之進(jìn)行。。在CMP制程的硬硬設(shè)備中中，研磨磨頭被用用來將晶晶圓壓在在研磨墊墊上并帶帶動晶圓圓旋轉(zhuǎn)，，至于研研磨墊則則以相反反的方向向旋轉(zhuǎn)。。在進(jìn)行行研磨時時，由研研磨顆粒粒所構(gòu)成成的研漿漿會被置置于晶圓圓與研磨磨墊間。。影響CMP制程的變變量包括括有：研研磨頭所所施的壓壓力與晶晶圓的平平坦度、、晶圓與與研磨墊墊的旋轉(zhuǎn)轉(zhuǎn)速度、、研漿與與研磨顆顆粒的化化學(xué)成份份、溫度度、以及及研磨墊墊的材質(zhì)質(zhì)與磨損損性等等等。制程監(jiān)控量測芯片片內(nèi)次微微米電路路之微距距，以確確保制程程之正確確性。一一般而言言，只有有在微影影圖案（（照相平平版印刷刷的patterning）與后續(xù)續(xù)之蝕刻刻制程執(zhí)執(zhí)行后，，才會進(jìn)進(jìn)行微距距的量測測。光罩檢測測（Retical檢查）光罩是高高精密度度的石英英平板，，是用來來制作晶晶圓上電電子電路路圖像，，以利集集成電路路的制作作。光罩罩必須是是完美無無缺，才才能呈現(xiàn)現(xiàn)完整的的電路圖圖像，否否則不完完整的圖圖像會被被復(fù)制到到晶圓上上。光罩罩檢測機(jī)機(jī)臺則是是結(jié)合影影像掃描描技術(shù)與與先進(jìn)的的影像處處理技術(shù)術(shù)，捕捉捉圖像上上的缺失失。當(dāng)晶圓從從一個制制程往下下個制程程進(jìn)行時時，圖案案晶圓檢檢測系統(tǒng)統(tǒng)可用來來檢測出出晶圓上上是否有有瑕疵包包括有微微塵粒子子、斷線線、短路路、以及及其它各各式各樣樣的問題題。此外外，對已已印有電電路圖案案的圖案案晶圓成成品而言言，則需需要進(jìn)行行深次微微米范圍圍之瑕疵疵檢測。。一般來說說，圖案案晶圓檢檢測系統(tǒng)統(tǒng)系以白白光或雷雷射光來來照射晶晶圓表面面。再由由一或多多組偵測測器接收收自晶圓圓表面繞繞射出來來的光線線，并將將該影像像交由高高功能軟軟件進(jìn)行行底層圖圖案消除除，以辨辨識并發(fā)發(fā)現(xiàn)瑕疵疵。銅制程技技術(shù)在傳統(tǒng)鋁鋁金屬導(dǎo)導(dǎo)線無法法突破瓶瓶頸之情情況下，，經(jīng)過多多年的研研究發(fā)展展，銅導(dǎo)導(dǎo)線已經(jīng)經(jīng)開始成成為半導(dǎo)導(dǎo)體材料料的主流流，由于銅的的電阻值值比鋁還還小，因因此可在在較小的的面積上上承載較較大的電電流，讓廠商得得以生產(chǎn)產(chǎn)速度更更快、電電路更密密集，且且效能可可提升約約30-40％的芯片片。亦由由于銅的的抗電子子遷移（（電版移移民）能能力比鋁鋁好，因因此可減減輕其電電移作用用，提高高芯片的的可靠度度。在半半導(dǎo)體制制程設(shè)備備供貨商商中，只只有應(yīng)用用材料公公司能提提供完整整的銅制制程全方方位解決決方案與與技術(shù)，，包括薄薄膜沉積積、蝕刻刻、電化化學(xué)電鍍鍍及化學(xué)學(xué)機(jī)械研研磨等。。半導(dǎo)體制制造過程程後段（BackEnd）---后后工序構(gòu)裝（Packaging）：IC構(gòu)裝裝依使用用材料可可分為陶陶瓷（ceramic）及塑塑膠（plastic）兩種種，而目目前商業(yè)業(yè)應(yīng)用上上則以塑塑膠構(gòu)裝裝為主。。以塑膠膠構(gòu)裝中中打線接接合為例例，其步步驟依序序為晶片片切割（（diesaw）、、黏晶（（diemount/diebond））、銲線線（wirebond）、、封膠（（mold）、、剪切/成形（（trim/form））、印字字（mark））、電鍍鍍（plating））及檢驗驗（inspection））等。測試制程程（InitialTestandFinalTest）1晶片片切割（（DieSaw）晶片切割割之目的的為將前前製程加加工完成成之晶圓圓上一顆顆顆之晶晶粒（（die）切割割分離。。舉例來說說：以0.2微米制程程技術(shù)生生產(chǎn)，每每片八寸寸晶圓上上可制作作近六百百顆以上上的64M微量。欲進(jìn)行晶晶片切割割，首先先必須進(jìn)進(jìn)行晶晶圓黏片片，而後後再送至至晶片切切割機(jī)上上進(jìn)行切切割。切切割完後後之晶粒粒井然有有序排列列於膠帶帶上，而而框架的的支撐避避免了膠膠帶的的皺摺與與晶粒之之相互碰碰撞。2黏晶（（DieBond））黏晶之目目的乃將將一顆顆顆之晶粒粒置於導(dǎo)導(dǎo)線架上上並以銀銀膠（epoxy）黏黏著固定定。黏晶晶完成後後之導(dǎo)線線架則經(jīng)經(jīng)由傳輸輸設(shè)備備送至彈彈匣（magazine）內(nèi)內(nèi)，以送送至下一一製程進(jìn)進(jìn)行銲線線。3銲銲線線（（WireBond））IC構(gòu)構(gòu)裝裝製製程程（（Packaging））則則是是利利用用塑塑膠膠或或陶陶瓷瓷包包裝裝晶晶粒粒與與配配線線以以成成積積體體電電路路（（IntegratedCircuit；；簡簡稱稱IC）），，此此製製程程的的目目的的是是為為了了製製造造出出所所生生產(chǎn)產(chǎn)的的電電路路的的保保護(hù)護(hù)層層，，避避免免電電路路受受到到機(jī)機(jī)械械性性刮刮傷傷或或是是高高溫溫破破壞壞。。最最後後整整個個積積體體電電路路的的周周圍圍會會向向外外拉拉出出腳腳架架（（Pin）），，稱稱之之為為打打線線，，作作為為與與外外界界電電路路板板連連接接之之用用。。4封封膠膠（（Mold））封膠膠之之主主要要目目的的為為防防止止?jié)駶駳鈿庥捎赏馔獠坎壳智秩肴搿?、以以機(jī)機(jī)械械方方式式支支持持導(dǎo)導(dǎo)線線、、內(nèi)內(nèi)部部產(chǎn)產(chǎn)生生熱熱量量之之去去除除及及提提供供能能夠夠手手持持之之形形體體。。其其過過程程為為將將導(dǎo)導(dǎo)線線架架置置於於框框架架上上並並預(yù)預(yù)熱熱，，再再將將框框架架置置於於壓壓模模機(jī)機(jī)上上的的構(gòu)構(gòu)裝裝模模上上，，再再以以樹樹脂脂充充填填並並待待硬硬化化。。5剪剪切切/成成形形（（Trim/Form））剪切切之之目目的的為為將將導(dǎo)導(dǎo)線線架架上上構(gòu)構(gòu)裝裝完完成成之之晶晶粒粒獨(dú)獨(dú)立立分分開開，，並並把把不不需需要要的的連連接接用用材材料料及及部部份份凸凸出出之之樹樹脂脂切切除除（（dejunk））。。成成形形之之目目的的則則是是將將外外引引腳腳壓壓成成各各種種預(yù)預(yù)先先設(shè)設(shè)計計好好之之形形狀狀，，以以便便於於裝裝置置於於電電路路版版上上使使用用。。剪剪切切與與成成形形主主要要由由一一部部衝衝壓壓機(jī)機(jī)配配上上多多套套不不同同製製程程之之模模具具，，加加上上進(jìn)進(jìn)料料及及出出料料機(jī)機(jī)構(gòu)構(gòu)所所組組成成。。6印印字字（（Mark））印字字乃乃將將字字體體印印於於構(gòu)構(gòu)裝裝完完的的膠膠體體之之上上，，其其目目的的在在於於註註明明商商品品之之規(guī)規(guī)格格及及製製造造者者等等資資訊訊。。7檢檢驗驗（（Inspection））晶片片切切割割之之目目的的為為將將前前製製程程加加工工完完成成之之晶晶圓圓上上一一顆顆顆顆之之檢檢驗驗之之目目的的為為確確定定構(gòu)構(gòu)裝裝完完成成之之產(chǎn)產(chǎn)品品是是否否合合於於使使用用。。其其中中項項目目包包括括諸諸如如：：外外引引腳腳之之平平整整性性、、共共面面度度、、腳腳距距、、印印字字是是否否清清晰晰及及膠膠體體是是否否有有損損傷傷等等的的外外觀觀檢檢驗驗。。8封裝裝制程處理的的最后一道道手續(xù)，通通常還包含含了打線的的過程。以以金線連接接芯片與導(dǎo)導(dǎo)線架的線路路，再封裝裝絕緣的塑塑料或陶瓷瓷外殼，并并測試集成成電路功能能是否正常常。硅器件失效效機(jī)理1氧化層層失效：針針孔、熱電電子效應(yīng)2層間分分離：AL-Si、、Cu-Si合金與與襯底熱膨膨脹系數(shù)不不匹配。3金屬互互連及應(yīng)力力空洞4機(jī)械應(yīng)應(yīng)力5電過應(yīng)應(yīng)力/靜電電積累6LATCH-UP7離子污污染典型的測試試和檢驗過過程1。芯片測測試（wafersort）2。芯片目目檢（dievisual）3。芯片粘粘貼測試（（dieattach）4。壓焊強(qiáng)強(qiáng)度測試（（leadbondstrength）5。穩(wěn)定性性烘焙（stabilizationbake）6。溫度循循環(huán)測試（（temperaturecycle）8。離心心測試（constantacceleration）9。滲漏測測試（leaktest））10。高低低溫電測試試11。高溫溫老化（burn-in）12。老化化后測試（（post-burn-inelectricaltest）芯片封裝介介紹一、DIP雙列直插式式封裝DIP(DualIn－linePackage)絕大多數(shù)中中小規(guī)模集集成電路(IC)其引腳數(shù)一一般不超過過100個。DIP封裝具有以以下特點(diǎn)：：1.適合在PCB(印刷電路板板)上穿孔焊接接，操作方方便。2.芯片面積與與封裝面積積之間的比比值較大，，故體積也也較大。Intel系列CPU中8088就采用這種種封裝形式式，緩存(Cache)和早期的內(nèi)內(nèi)存芯片也也是這種封封裝形式。。Through-HoleAxial&RadialDIP(雙列式插件件)Use(用途):Dual-Inline-PackageClassletter(代號):DependValueCode(單位符號):MakingoncomponentTolerance(誤差):NoneOrientation(方向性):DotornotchPolarity(極性):NoneThrough-HoleAxial&RadialSIP(單列式插件件)Use(用途):Single-Inline-PackageforresistornetworkordiodearraysClassletter(代號):RP,RNforresistornetwork,DorCRfordiodearray.ValueCode(單位符號):Valuemaybemarkedoncomponentinthefollowingway.E.g.8x2kmarkingforeight2Kresistorsinoneresistornetwork.Tolerance(誤差):NoneOrientation(方向性):Dot,bandornumberindicatepin1Polarity(極性):NoneSurfaceMountComponent(表面帖裝元元件)SOICSOSOLSOJVSOPSSOPQSOPTSOPDescriptionSmallOutlineICSmallOutlineSmallOutline,LargeSmallOutlineJ-LeadVerySmallOutlinePackageShrinkSmallOutlinePackageQuarterSmallOutlinePackageThinSmallOutlinePackage#ofPins8-568-1616-3216-4032-568-3020-5620-56BodyWidthVarious156mils(3.97mm)300-400mils(6.63-12.2mm)300-400mils(6.63-12.2mm)300mils(6.63mm)208mils(5.3mm)156mils(3.97mm)208mils(5.3mm)LeadTypeGull-wing,J-leadGull-wingGull-wingJ-LeadGull-wingGull-wingGull-wingGull-wingLeadPitch20to50mils50mils(1.27mm)50mils(1.27mm)50mils(1.27mm)25mils(0.65mm)25mils(0.65mm)25mils(0.65mm)20mils(0.5mm)SurfaceMountComponent(表面帖裝元元件)PLCCDescription:SmallOutlineIntegratedCircuit(SOIC)Classletter: U,IC,AR,C,Q,RLeadType:J-lead#ofPins:20-84(Upto100+)BodyType: PlasticLeadPitch:50mils(1.27mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.SurfaceMountComponent(表面帖裝元元件)MELF(金屬電極表表面連接元元件)Description(描述):MetalElectrodeFace(MELF)havemetallizedterminalscylindricalbody.MELFcomponentincludeZenerdiodes,Resistors,Capacitors,andInductors.Classletter: DependsoncomponenttypeValueRange:DependsoncomponenttypeTolerance:DependsoncomponenttypeOrientation:BypolarityPolarity: Capacitorshaveabeveledanodeend.Diodeshaveabandatthecathodeend.二、QFP塑料方型扁扁平式封裝裝和PFP塑料扁平組組件式封裝裝QFP（PlasticQuadFlatPackage）封裝的芯芯片引腳之之間距離很很小，管腳腳很細(xì)，一一般大規(guī)模?；虺笮托图呻娐仿范疾捎眠@這種封裝形形式，其引引腳數(shù)一般般在100個以上。用用這種形式式封裝的芯芯片必須采采用SMD（表面安裝裝設(shè)備技術(shù)術(shù)）將芯片片與主板焊焊接起來。。采用SMD安裝的芯片片不必在主主板上打孔孔，一般在在主板表面面上有設(shè)計計好的相應(yīng)應(yīng)管腳的焊焊點(diǎn)。將芯芯片各腳對對準(zhǔn)相應(yīng)的的焊點(diǎn)，即即可實(shí)現(xiàn)與與主板的焊焊接。用這這種方法焊焊上去的芯芯片，如果果不用專用用工具是很很難拆卸下下來的。PFP（PlasticFlatPackage）方式封裝裝的芯片與與QFP方式基本相相同。唯一一的區(qū)別是是QFP一般為正方方形，而PFP既可以是正正方形，也也可以是長長方形。QFP/PFP封裝具有以以下特點(diǎn)：：SurfaceMountComponentPQFPDescription:PlasticQuadFlatPackClassletter: U,IC,AR,C,Q,RLeadType:Gull-wing#ofPins:44andupBodyType: PlasticLeadPitch:12mils(0.3mm)to25.6mils(0.65mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.SurfaceMountComponentQFP(MQFP)Description:QuadFlatPack(QFP),MetricQFP(MQFP)Classletter: U,IC,AR,C,Q,RLeadType:Gull-wing#ofPins:44andupBodyType: Plastic(Alsometalandceramic)LeadPitch:12mils(0.3mm)to25.6mils(0.65mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.BGA球柵陣列封封裝當(dāng)IC的頻率超過過100MHz時，傳統(tǒng)封封裝方式可可能會產(chǎn)生生所謂的“CrossTalk”現(xiàn)象，而且且當(dāng)IC的管腳數(shù)大大于208Pin時，傳統(tǒng)的的封裝方式式有其困難難度。三、PGA插針網(wǎng)格陣陣列封裝PGA(PinGridArrayPackage)芯片封裝形形式在芯片片的內(nèi)外有有多個方陣陣形的插針針，每個方方陣形插針針沿芯片的的四周間隔隔一定距離離排列。根根據(jù)引腳數(shù)數(shù)目的多少少，可以圍圍成2-5圈。安裝時時，將芯片片插入專門門的PGA插座。為使使CPU能夠更方便便地安裝和和拆卸，從從486芯片開始，，出現(xiàn)一種種名為ZIF的CPU插座，專門門用來滿足足PGA封裝的CPU在安裝和拆拆卸上的要要求。ZIF(ZeroInsertionForceSocket)是指零插拔拔力的插座座。把這種種插座上的的扳手輕輕輕抬起，CPU就可很容易易、輕松地地插入插座座中。然后后將扳手壓壓回原處，，利用插座座本身的特特殊結(jié)構(gòu)生生成的擠壓壓力，將CPU的引腳與插插座牢牢地地接觸，絕絕對不存在在接觸不良良的問題。。而拆卸CPU芯片只需將將插座的扳扳手輕輕抬抬起，則壓壓力解除，，CPU芯片即即可輕輕松取取出。。PGA封裝具具有以以下特特點(diǎn)：：1.插拔操操作更更方便便，可可靠性性高。。2.可適應(yīng)應(yīng)更高高的頻頻率。。四、SurfaceMountComponentBGADescription:BallGridArray:PBGA––PlasticBGA,TBGA––TapBGA,CBGA––CeramicBGA,CCGA––CeramicColumnGrillArrayClassletter:U,IC,AR,C,Q,RLeadType:BallGrid(ColumnGrillforCCGA)#ofPins:25-625BodyType:Plastic,metalorceramicLeadPitch:1.5mmto1.27mm(50mils)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.63Sn-37PbPBGAPlasticSubstrateCCGACeramicSubstrate90Sn-10Pb五、CSP芯片尺尺寸封封裝隨著全全球電電子產(chǎn)產(chǎn)品個個性化化、輕輕巧化化的需需求蔚蔚為風(fēng)風(fēng)潮，，封裝裝技術(shù)術(shù)已進(jìn)進(jìn)步到到CSP(ChipSizePackage)。它減減小了了芯片片封裝裝外形形的尺尺寸，，做到到裸芯芯片尺尺寸有有多大大，封封裝尺尺寸就就有多多大。。即封封裝后后的IC尺寸邊邊長不不大于于芯片片的1.2倍，IC面積只只比晶晶粒（（Die）大不不超過過1.4倍。六、MCM多芯片片模塊塊為解決決單一一芯片片集成成度低低和功功能不不夠完完善的的問題題，把把多個個高集集成度度、高高性能能、高高可靠靠性的的芯片片，在在高密密度多多層互互聯(lián)基基板上上用SMD技術(shù)組組成多多種多多樣的的電子子模塊塊系統(tǒng)統(tǒng)，從從而出出現(xiàn)MCM(MultiChipModel)多芯片片模塊塊系統(tǒng)統(tǒng)。集成電電路相相關(guān)知知識1晶體管管發(fā)明明人：：1947/12美美國貝貝爾試試驗室室JohnBardean和和WalterBrattain發(fā)發(fā)明明第一一個點(diǎn)點(diǎn)接觸觸的晶晶體管管1948/1WilliamShockley提提出結(jié)結(jié)型晶晶體管管理論論。集成電電路發(fā)發(fā)明人人：杰克。。基爾爾比（（JackKilby）1958年9月報報第一一塊鍺鍺集成成電路路集成電電路相相關(guān)知知識2集成度度：指指每個個芯片片上的的等效效門數(shù)數(shù)（2IN-nAND））類別數(shù)字集成電路模擬ICMOSIC雙極ICSSI<102<100<30MSI102~103100~50030~100LSI103~105500~2000100~300VLSI超105~107>2000>300ULSI特107~109GSI巨大規(guī)模>109集成電電路相相關(guān)知知識3摩爾定定律集成電電路的的集成成度每三年年提高四倍,加工工的特特征尺尺寸縮小為1/SQRT2.1965年年以來來證明明了其其的存存在。。微處理理器發(fā)發(fā)展年年表發(fā)布年代型號晶體管數(shù)/個特征尺寸um1971400422508.01972800830008.01974808045006.01976808570004.019788086290004.01982802861340001.51985803862750001.519898048612000001.01993Pentium31000000.81995PentiumPro55000000.61997PentiumII75000000.351999PentiumIII240000000.252000PentiumIV420000000.182002PentiumIV550000000.1390納米對對半導(dǎo)導(dǎo)體廠廠商來來說，，是更更加尖尖端的的技術(shù)術(shù)領(lǐng)域域，過過去工工藝都都以“微米”做單位位，微微米(mm)是納米米(nm)的1000倍。我我們常常以工工藝線線寬來來代表表更先先進(jìn)的的半導(dǎo)導(dǎo)體技技術(shù)，，如0.25微米、、0.18微米、、0.13微米，，0.13微米以以下的的更先先進(jìn)工工藝則則進(jìn)入入了納納米領(lǐng)領(lǐng)域。。BestWishForYou結(jié)束9、靜靜夜夜四四無無鄰鄰，，荒荒居居舊舊業(yè)業(yè)貧貧。。。。12月月-2212月月-22Thursday,December29,202210、雨中中黃葉葉樹，，燈下下白頭頭人。。。04:39:3104:39:3104:3912/29/20224:39:31AM11、以以我我獨(dú)獨(dú)沈沈久久，，愧愧君君相相見見頻頻。。。。12月月-2204:39:3104:39Dec-2229-De