第3章 集成邏輯門

第3章集成邏輯門3.1晶體管的開關(guān)特性3.2TTL集成門電路3.3MOS邏輯門3.4CMOS集成門電路退出3.1晶體管的開關(guān)特性3.1.1晶體管的開關(guān)特性3.1.2分立元件門電路退出3.1半導(dǎo)體器件的開關(guān)特性獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來表示。邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。二極管符號：正極負(fù)極＋uD

－3.1.1晶體管的開關(guān)特性1、二極管的開關(guān)特性uououi＝0V時(shí)，二極管截止，如同開關(guān)斷開，uo＝0V。ui＝5V時(shí)，二極管導(dǎo)通，如同0.7V的電壓源，uo＝4.3V。二極管的反向恢復(fù)時(shí)間限制了二極管的開關(guān)速度。Ui<0.5V時(shí)，二極管截止，iD=0。Ui>0.5V時(shí)，二極管導(dǎo)通。2、三極管的開關(guān)特性＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)②ui=0.3V時(shí)，因?yàn)閡BE<0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：①ui=1V時(shí)，三極管導(dǎo)通，基極電流：因?yàn)?<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：三極管臨界飽和時(shí)的基極電流：uo=uCE=UCC-iCRc=5-1.5×1=3.5Vuo=VCC=5V③ui＝3V時(shí)，三極管導(dǎo)通，基極電流：而因?yàn)閕B>IBS，三極管工作在飽和狀態(tài)。輸出電壓：uo＝UCES＝0.3V3.1.2分立元件門電路1、二極管與門Y=AB2、二極管或門Y=A+B3、三極管非門①uA＝0V時(shí)，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時(shí)，三極管導(dǎo)通?；鶚O電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時(shí)的基極電流為：①當(dāng)uA＝0V時(shí)，由于uGS＝uA＝0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。②當(dāng)uA＝10V時(shí)，由于uGS＝uA＝10V，大于開啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。3.2TTL集成邏輯門

3.2.1TTL與非門

3.2.2TTL與非門的特性與參數(shù)

3.2.3TTL非門、或非門等

3.2.4OC門及TSL門

3.2.5TTL系列門及主要參數(shù)

退出3.2TTL集成邏輯門3.2.1TTL與非門①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。3.2.2TTL與非門的特性與參數(shù)

1.電壓傳輸特性電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系，它可以用圖3-3所示的曲線表示。由圖可見，曲線大致分為四段：

AB段(截止區(qū))：當(dāng)UI≤0.6V時(shí)，T1工作在深飽和狀態(tài)，Uces1＜0.1V，Ube2＜0.7V，故T2、T5截止，T3、T4均導(dǎo)通，輸出高電平UOH=3.6V。圖3-3TTL與非門的電壓傳輸特性

BC段(線性區(qū))：當(dāng)0.6V≤UI＜1.3V時(shí)，0.7V≤Ub2＜1.4V，T2開始導(dǎo)通，T5尚未導(dǎo)通。此時(shí)T2處于放大狀態(tài)，其集電極電壓Uc2隨著UI的增加而下降，并通過T3、T4射極跟隨器使輸出電壓UO也下降，下降斜率近似等于-R2/R3。

CD段(轉(zhuǎn)折區(qū))：1.3V≤UI＜1.4V，當(dāng)UI略大于1.3V時(shí)，T5開始導(dǎo)通，此時(shí)V2發(fā)射極到地的等效電阻為R3∥Rbe5，比T5截止時(shí)的R3小得多，因而T2放大倍數(shù)增加，近似為-R2/(R3∥Rbe5)，因此Uc2迅速下降，輸出電壓UO也迅速下降，最后T3、T4截止，T5進(jìn)入飽和狀態(tài)。

DE段(飽和區(qū))：當(dāng)UI≥1.4V時(shí)，隨著UI增加T1進(jìn)入倒置工作狀態(tài)，T3導(dǎo)通，T4截止，T2、T5飽和，因而輸出低電平UOL=0.3V。從電壓傳輸特性可以得出以下幾個(gè)重要參數(shù)：①輸出高電平UOH和輸出低電平UOL。電壓傳輸特性的截止區(qū)的輸出電壓UOH=3.6V，飽和區(qū)的輸出電壓UOL=0.3V。一般產(chǎn)品規(guī)定UOH≥2.4V、UOL＜0.4V時(shí)即為合格。②閾值電壓UT。閾值電壓也稱門檻電壓。電壓傳輸特性上轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的輸入電壓UT≈1.3或1.4V，可以將UT看成與非門導(dǎo)通(輸出低電平)和截止(輸出高電平)的分界線。③開門電平UON和關(guān)門電平UOFF。開門電平UON是保證輸出電平達(dá)到額定低電平(0.3V)時(shí)，所允許輸入高電平的最低值，即只有當(dāng)UI＞UON時(shí)，輸出才為低電平。通常UON=1.4V，一般產(chǎn)品規(guī)定UON≤1.8V。關(guān)門電平UOFF是保證輸出電平為額定高電平(2.7V左右)時(shí)，允許輸入低電平的最大值，即只有當(dāng)UI≤UOFF時(shí)，輸出才是高電平。通常UOFF≈1V，一般產(chǎn)品要求UOFF≥0.8V。④噪聲容限UNL、UNH。實(shí)際應(yīng)用中，由于外界干擾、電源波動(dòng)等原因，可能使輸入電平UI偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對干擾的幅度有一定限制，稱為噪聲容限。低電平噪聲容限是指在保證輸出高電平的前提下，允許疊加在輸入低電平上的最大噪聲電壓(正向干擾)，用UNL表示：UNL=UOFF-UIL

若UOFF=0.8V,UIL=0.3V，則UNL=0.5V。高電平噪聲容限是指在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大噪聲電壓(負(fù)向干擾)，用UNH表示：若UON=1.8V，UIH=3V，則UNH=1.2V。圖3-4TTL與非門輸入特性輸入特性是指輸入電流與輸入電壓之間的關(guān)系曲線，即II=f(uI)的函數(shù)關(guān)系。典型的輸入特性如圖3-4所示。2.輸入特性設(shè)輸入電流II由信號源流入T1發(fā)射極時(shí)方向?yàn)檎粗疄樨?fù)。從圖3-4看出，當(dāng)UI＜UT時(shí)II為負(fù)，即II流入信號源，對信號源形成灌電流負(fù)載。當(dāng)UI＞UT時(shí)II為正，II流入TTL門，對信號源形成拉電流負(fù)載。①輸入短路電流IIS。

當(dāng)UI=0時(shí)的輸入電流稱為輸入短路電流，典型值約為-1.5mA。②輸入漏電流IIH。

當(dāng)UI＞UT時(shí)的輸入電流稱為輸入漏電流，即T1倒置工作時(shí)的反向漏電流，其電流值很小，約為10μA。應(yīng)注意，當(dāng)UI＞7V以后V1的ce結(jié)將發(fā)生擊穿，使II猛增。此外當(dāng)UI≤-1V時(shí)，V1的be結(jié)也可能燒毀。這兩種情況下都會使與非門損壞，因此在使用時(shí)，尤其是混合使用電源電壓不同的集成電路時(shí)，應(yīng)采取相應(yīng)的措施，使輸入電位鉗制在安全工作區(qū)內(nèi)。3.輸入負(fù)載特性圖3-5TTL與非門輸入負(fù)載圖3-6TTL與非門輸由圖可見，當(dāng)RI較小時(shí)，UI隨RI增加而升高，此時(shí)T5截止，忽略V2基極電流的影響，可近似認(rèn)為當(dāng)RI很小時(shí)UI很小，相當(dāng)于輸入低電平，輸出高電平。為了保持電路穩(wěn)定地輸出高電平，必須使UI≤UOFF，即故若UOFF=0.8V，R1=3kΩ，可求得RI≤0.7kΩ，這個(gè)電阻值稱為關(guān)門電阻ROFF。可見，要使與非門穩(wěn)定地工作在截止?fàn)顟B(tài)，必須選取RI＜ROFF。

當(dāng)RI較大時(shí)，UI進(jìn)一步增加，但它不能一直隨RI增加而升高。因?yàn)楫?dāng)UI=1.4V時(shí)，Ub1=2.1V，此時(shí)V5已經(jīng)導(dǎo)通，由于受T1集電結(jié)和T2、T5發(fā)射結(jié)的鉗位作用，Ub1將保持在2.1V，致使UI也不能超過1.4V，見圖3-6。為了保證與非門穩(wěn)定地輸出低電平，應(yīng)該有UI≥UON。此時(shí)求得的輸入電阻稱為開門電阻，用RON表示。對于典型TTL與非門，RON=2kΩ，即RI≥RON時(shí)才能保證與非門可靠導(dǎo)通。4.輸出特性圖3-7TTL與非門輸出低電平的輸出特性①與非門處于開態(tài)時(shí)，輸出低電平，此時(shí)T5飽和，輸出電流IL從負(fù)載流進(jìn)T5，形成灌電流；當(dāng)灌電流增加時(shí)，T5飽和程度減輕，因而UOL隨IL增加略有增加。T5輸出電阻約10~20Ω。若灌電流很大，使T5脫離飽和進(jìn)入放大狀態(tài)，UOL將很快增加，這是不允許的。通常為了保證UOL≤0.35V，應(yīng)使IL≤25mA。②與非門處于關(guān)態(tài)時(shí)，輸出高電平。此時(shí)T5截止，T3微飽和，T4導(dǎo)通，負(fù)載電流為拉電流，如圖3-8(a)、(b)。從特性曲線可見，當(dāng)拉電流IL＜5mA時(shí)，T3、T4處于射隨器狀態(tài)，因而輸出高電平UOH變化不大。當(dāng)IL＞5mA時(shí)，T3進(jìn)入深飽和，由于IR5≈IL，UOH=UCC-Uces3-Ube4-ILR5，故UOH將隨著IL的增加而降低。因此，為了保證穩(wěn)定地輸出高電平，要求負(fù)載電流IL≤14mA，允許的最小負(fù)載電阻RL約為170Ω。圖3-8TTL與非門輸出高電平時(shí)的輸出特性扇入系數(shù)是指門的輸入端數(shù)。扇出系數(shù)NO是指一個(gè)門能驅(qū)動(dòng)同類型門的個(gè)數(shù)。當(dāng)TTL門的某個(gè)輸入端為低電平時(shí)，其輸入電流約等于IIS(輸入短路電流)；當(dāng)輸入端為高電平時(shí)，輸入電流為IIH(輸入漏電流)。而IIS比IIH大得多，因此按最壞的情況考慮，當(dāng)測出輸出端為低電平（不大于0.35V)時(shí)允許灌入的最大負(fù)載電流ILmax后，則可求出驅(qū)動(dòng)門的扇出系數(shù)NO：5.扇入系數(shù)和扇出系數(shù)

平均延遲時(shí)間是衡量門電路速度的重要指標(biāo)，它表示輸出信號滯后于輸入信號的時(shí)間。通常將輸出電壓由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時(shí)間稱為導(dǎo)通延遲時(shí)間tPHL，將輸出電壓由低電平跳變?yōu)楦唠娖降膫鬏斞舆t時(shí)間稱為截止延遲時(shí)間tPLH。tPHL和tPLH是以輸入、輸出波形對應(yīng)邊上等于最大幅度50%的兩點(diǎn)時(shí)間間隔來確定的，如圖3-9所示。tpd為tPLH和tPHL的平均值：通常，TTL門的tpd在3~40ns之間。6.平均延遲時(shí)間tpd圖3-9TTL與非門的平均延遲時(shí)間3.2.3TTL非門、或非門、與或非門、與門、或門及異或門①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。TTL非門①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。TTL或非門①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。TTL與或非門與門Y=AB=AB或門Y=A+B=A+B異或門3.2.4OC門及TSL門問題的提出：為解決一般TTL與非門不能線與而設(shè)計(jì)的。①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。外接電阻R的取值范圍為：OC門TSL門①E＝0時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時(shí)，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時(shí)Y＝1，為高電平；A＝1時(shí)Y＝0，為低電平。TSL門的應(yīng)用：①作多路開關(guān)：E=0時(shí)，門G1使能，G2禁止，Y=A；E=1時(shí)，門G2使能，G1禁止，Y=B。②信號雙向傳輸：E=0時(shí)信號向右傳送，B=A；E=1時(shí)信號向左傳送，A=B。③構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。3.2.5TTL系列集成電路及主要參數(shù)TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL與非門主要參數(shù)（1）輸出高電平UOH：TTL與非門的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOH≥2.4V，標(biāo)準(zhǔn)高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過此值會使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。（3）輸出低電平UOL：TTL與非門的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOL≤0.4V，標(biāo)準(zhǔn)低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過此值會使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）扇出系數(shù)NO：指一個(gè)門電路能帶同類門的最大數(shù)目，它表示門電路的帶負(fù)載能力。一般TTL門電路NO≥8，功率驅(qū)動(dòng)門的NO可達(dá)25。（6）最大工作頻率fmax：超過此頻率電路就不能正常工作。（7）輸入開門電平UON：是在額定負(fù)載下使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON≈1.8V。（8）輸入關(guān)門電平UOFF：使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門關(guān)斷所需的最大輸入電平。一般TTL門電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級輸出為高電平時(shí)，本級輸入電路造成的前級拉電流。（10）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級輸出為低電平時(shí)，本級輸入電路造成的前級灌電流。（11）平均傳輸時(shí)間tpd：信號通過與非門時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級傳輸后造成的時(shí)間延遲，會影響電路的邏輯功能。（12）空載功耗：與非門空載時(shí)電源總電流ICC與電源電壓VCC的乘積。3.3MOS邏輯門

3.3.1MOS晶體管

3.3.2MOS反相器和門電路退出3.3.1MOS晶體管MOS管有三個(gè)電極：源極S、漏極D、柵極G，以N溝道增強(qiáng)型MOS為例來討論其特性。截止區(qū)：當(dāng)VGS﹤VGS(th)N時(shí)，iDS=0；

非飽和區(qū):當(dāng)VGS≥VGS(th)N時(shí)，產(chǎn)生iDS。

VDS很小，VDS﹤(VGS－VGS(th)N）時(shí)，iD隨VDS上升而上升飽和區(qū)：VDS增加到一定程度，VDS≥（VGS－VGS(th)N

）后，在漏極附近溝道被夾斷，iDS不隨VDS線性上升，而且?guī)缀醣３植蛔儯ê懔鲄^(qū)）

工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)vi<UTvo=+VDD導(dǎo)通狀態(tài)vi>UTvo≈03.3.2MOS反相器和門電路1

E/EMOS反向器及邏輯門電路3.3.3MOS反相器和門電路1

E/EMOS反向器及邏輯門電路

2E/DMOS反向器及邏輯門電路3.4CMOS集成門電路1、CMOS反相器（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。CMOS反相器的主要特性

電壓傳輸特性和電流傳輸特性從以上分析看出，CMOS電路有以下特點(diǎn)：

①靜態(tài)功耗低。CMOS反相器穩(wěn)定工作時(shí)總是有一個(gè)MOS管處于截止?fàn)顟B(tài)，流過的電流為極小的漏電流，因而靜態(tài)功耗很低，有利于提高集成度。

②抗干擾能力強(qiáng)。由于其閾值電壓UGS(th)=1/2VDD，在輸入信號變化時(shí)，過渡區(qū)變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等。約為0.45VDD。同時(shí)，為了提高CMOS門電路的抗干擾能力，還可以通過適當(dāng)提高VDD的方法來實(shí)現(xiàn)。這在TTL電路中是辦不到的。

③電源電壓工作范圍寬，電源利用率高。標(biāo)準(zhǔn)CMOS電路的電源電壓范圍很寬，可在3~18V范圍內(nèi)工作。當(dāng)電源電壓變化時(shí)，與電壓傳輸特性有關(guān)的參數(shù)基本上都與電源電壓呈線性關(guān)系。2、CMOS與非門、或非門、與門、或門、與或非門和異或門CMOS與非門①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會都導(dǎo)通，TP1和TP2才會都截止，輸出Y才會為低電平。CMOS或非門①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會都導(dǎo)通，TN1和TN2才會都截止，輸出Y才會為高電平。與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門CMOS異或門3、CMOSOD門、TSL門及傳輸門CMOSOD門CMOSTSL門①E=1時(shí)，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器。可見電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。CMOS傳輸門①C＝0、，即C端為低電平（0V）、端為高電平（