第五章 時(shí)序邏輯電路

電工學(xué)數(shù)字電路部分第5章時(shí)序邏輯電路1第五章時(shí)序邏輯電路§5.1

集成觸發(fā)器§5.2常用時(shí)序邏輯電路§5.3半導(dǎo)體存儲(chǔ)器§5.4綜合應(yīng)用舉例2概述觸發(fā)器具有兩個(gè)互補(bǔ)的自行保持穩(wěn)定的輸出輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；觸發(fā)器是有記憶功能的邏輯部件。按功能分類：R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型觸發(fā)器等?！?.1集成觸發(fā)器特點(diǎn)分類3&a&b反饋兩個(gè)輸入端兩個(gè)輸出端§5.11基本R-S觸發(fā)器1.基本R-S觸發(fā)器4&a&b輸入RD=0,SD=1時(shí)11010輸出為：5輸入RD=1,SD=0時(shí)10101輸出為：&a&b6輸入RD=1,SD=1時(shí)若原狀態(tài)：10111001輸出保持原狀態(tài)：&a&b7輸入RD=1,SD=1時(shí)若原狀態(tài)：01110110輸出保持原狀態(tài)：&a&b8輸入RD=0,SD=0時(shí)0011輸出全是1但當(dāng)RD=SD=0同時(shí)變?yōu)?時(shí)，翻轉(zhuǎn)快的門輸出變?yōu)?，另一個(gè)不得翻轉(zhuǎn)。&a&b9基本觸發(fā)器的功能表注意：約束條件即R、S不能同時(shí)為0。10總結(jié)1.基本觸發(fā)器是雙穩(wěn)態(tài)器件，只要令RD=SD=1，觸發(fā)器即保持原態(tài)(記憶功能)。穩(wěn)態(tài)情況下，兩個(gè)輸出互補(bǔ)。一般定義Q為觸發(fā)器的狀態(tài)。2.在控制端加入負(fù)脈沖，可以使觸發(fā)器狀態(tài)變化。SD端加入負(fù)脈沖，使Q=1，SD稱為“置位”或“置1

”端；RD端加入負(fù)脈沖，使Q=0，RD

稱為“復(fù)位”或“

清0

”端。112.鐘控R-S觸發(fā)器&c&d&a&bCP時(shí)鐘信號(hào)直接置0、置1為協(xié)調(diào)各觸發(fā)器的動(dòng)作，加時(shí)鐘脈沖信號(hào)CP。按控制信號(hào)的不同，觸發(fā)器又分成以下不同種類：R、S為輸入控制端2.鐘控R-S觸發(fā)器12&c&d&a&bCPCP=0時(shí)011觸發(fā)器保持原態(tài)13CP=1時(shí)1&c&d&a&bCP14RS觸發(fā)器的功能表注意：約束條件即R、S不能同時(shí)為1。15簡化的功能表Qn+1---下一狀態(tài)（一個(gè)時(shí)鐘脈沖過后的狀態(tài)）Qn---原狀態(tài)CP=1時(shí)16邏輯符號(hào)在CP=0時(shí)，觸發(fā)器狀態(tài)保持不變，在CP=1期間，才能接受輸入信號(hào)引起輸出的變化。電平觸發(fā)器：17例：畫出RS觸發(fā)器的輸出波形。CPRSQSetReset使輸出全為1CP撤去后狀態(tài)不定保持18在約定鐘控信號(hào)電平(CP=1)期間，觸發(fā)器的狀態(tài)對(duì)輸入信號(hào)敏感，輸入信號(hào)的變化都會(huì)引起觸發(fā)器的狀態(tài)變化。而在非約定鐘控信號(hào)電平(CP=0)期間，不論輸入信號(hào)如何變化，都不會(huì)影響輸出，觸發(fā)器的狀態(tài)維持不變。這種電平觸發(fā)方式，對(duì)于當(dāng)在CP=1且脈沖寬度較寬時(shí)，觸發(fā)器將在CP=1的期間一直發(fā)生翻轉(zhuǎn)，這種現(xiàn)象稱為空翻。

電平觸發(fā)器的特點(diǎn)：191.R-S觸發(fā)器中，如何滿足約束條件？思考：2.R-S觸發(fā)器中，如何防止空翻？總結(jié)同時(shí)具備以下條件的觸發(fā)器稱為邊沿觸發(fā)方式觸發(fā)器(簡稱邊沿觸發(fā)器)：①觸發(fā)器僅在CP某一約定跳變到來時(shí)，才接收輸入信號(hào)；②在CP=0或CP=1期間，輸入信號(hào)變化不會(huì)引起觸發(fā)器輸出狀態(tài)變化?？朔丝辗F(xiàn)象，提高了抗干擾能力，工作更為可靠。

邊沿觸發(fā)器:205.1.2J-K觸發(fā)器21

J-K觸發(fā)器R2S2CF從R1S1CF主CPKJJ-K觸發(fā)器有兩個(gè)輸入控制端J、K，它的功能最完善，22

功能表邏輯符號(hào)RDSDCQKJRDSD功能00不定01010111正常工作23功能表邏輯符號(hào)RDSDCQKJRD=SD=1JKQn+100Qn01010111Qn24時(shí)序圖CPKJQJQ

保持T25

③異步直接置0、置1端(RD、SD)的操作不受時(shí)鐘CP的控制，畫波形時(shí)要特別注意。

繪制時(shí)序圖的步驟:①以時(shí)鐘CP的作用沿為基準(zhǔn)，劃分時(shí)間間隔，CP作用沿來到前為現(xiàn)態(tài)，作用沿來到后為次態(tài)。②每個(gè)時(shí)鐘脈沖作用沿來到后，根據(jù)觸發(fā)器的狀態(tài)方程或狀態(tài)表確定其次態(tài)。26例5.1.1已知一下降沿觸發(fā)J-K觸發(fā)器，J、K及CP波形如圖所示。設(shè)觸發(fā)器初始狀態(tài)為0,試畫出輸出端Q的波形。

27例5.1.2已知一J-K觸發(fā)器接成如圖所示的電路，輸入信號(hào)D和時(shí)鐘脈沖CP波形如圖所示，試畫出Q端波形。28功能表邏輯符號(hào)RDSDDCQ5.1.3D觸發(fā)器29CPDQ例：畫出D觸發(fā)器的輸出波形。30例5.1.3分析圖示電路的邏輯功能，并畫出Q端的波形31例5.1.4分析圖示電路的邏輯功能132§5.1.4觸發(fā)器應(yīng)用舉例1.消除抖動(dòng)電路正常時(shí)，K接S,Q＝1；可見：由于觸發(fā)器的存在，即使按鈕抖動(dòng)，輸出端也不會(huì)產(chǎn)生毛刺。332：四人搶答電路。四人參加比賽，每人一個(gè)按鈕，其中最先按下按鈕者，相應(yīng)的指示燈亮；其他人再按按鈕不起作用。電路的核心是74LS175四D觸發(fā)器。其內(nèi)部包含了四個(gè)D觸發(fā)器，各輸入、輸出以字頭相區(qū)別，管腳圖見下頁。34CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D時(shí)鐘請(qǐng)零USC公用清零公用時(shí)鐘74LS175管腳圖35+5VD1D2D3D4

CLRCP&1&2&2清零CP賽前先清零0輸出為零發(fā)光管不亮74LS17536CP進(jìn)入D觸發(fā)器D1D2D3D4

CLRCP+5V&1&2&2清零CP1反相端都為1174LS17537

時(shí)序電路具有記憶功能，因而組成時(shí)序電路的基本單元是觸發(fā)器。時(shí)序邏輯電路的特點(diǎn)：

在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來的狀態(tài)有關(guān)者，都叫做時(shí)序邏輯電路，簡稱時(shí)序電路。組合邏輯電路存儲(chǔ)功能............XYZW§5.2常用時(shí)序邏輯電路時(shí)序電路：381.數(shù)碼寄存器Q0Q1Q2Q3&&&&QQDQQDQQDQQDd3d2d1d0CLR取數(shù)脈沖接收脈沖(CP)

寄存器是計(jì)算機(jī)的主要部件之一，它用來暫時(shí)存放數(shù)據(jù)或指令。四位數(shù)碼寄存器§5.2.1寄存器39Q0Q1Q2Q3&&&&QQDQQDQQDQQDd3d2d1d0CLR取數(shù)脈沖接收脈沖(CP)d0--d3：待存數(shù)據(jù)Q0--Q3：輸出數(shù)據(jù)工作過程：接收脈沖到達(dá)后，將待存數(shù)據(jù)送至各D觸發(fā)器，取數(shù)脈沖加入后將所存數(shù)據(jù)送出.010101010101402.移位寄存器

所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個(gè)移位脈沖的作用下，向左或向右移動(dòng)一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)41

根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結(jié)構(gòu)：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出42D0

＝DSRD2

＝Q1D1

＝Q0D3

＝Q2四位串入-串(并)出的右移寄存器：“DSR”即需右移的輸入數(shù)據(jù)數(shù)據(jù)由Q3串行輸出Q0Q1Q2Q3CrQDQQ0DQDQD移位脈沖CP串行輸出Q2Q1Q3串行輸入DSR101143移位脈沖順序串行輸入數(shù)據(jù)Q0Q1Q2Q3串行輸出000000011100002111000300110041101115001011600010070000118000000狀態(tài)轉(zhuǎn)換表44寄存器的時(shí)序圖45構(gòu)成原理：既能左移又能右移。

集成組件74LS194就是這樣的多功能移位寄存器。

雙向移位寄存器D0D1D2D3VCCQ0Q1Q2Q3M1M0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARRLCLRGND74LS194右移串行輸入左移串行輸入并行輸入工作方式控制460111100011011直接清零保持右移(從Q0向右移動(dòng))左移(從Q3向左移動(dòng))并入CLRCPM1

M0功能D0D1D2D3VCCQ0Q1Q2Q3M1M0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARRLCLRGND74LS19447計(jì)數(shù)器的功能和分類(1)計(jì)數(shù)器的功能記憶輸入脈沖的個(gè)數(shù)。用于定時(shí)、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。(2)計(jì)數(shù)器的分類同步計(jì)數(shù)器和異步計(jì)數(shù)器。加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。有時(shí)也用計(jì)數(shù)器的計(jì)數(shù)循環(huán)規(guī)律(或稱模數(shù))來區(qū)分各種不同的計(jì)數(shù)器，如二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、二－十進(jìn)制計(jì)數(shù)器等等?！?.2.2計(jì)數(shù)器的分析481.二進(jìn)制計(jì)數(shù)器的分析

在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱為“異步計(jì)數(shù)器”。(1)異步二進(jìn)制加法計(jì)數(shù)器。49計(jì)數(shù)脈沖

狀態(tài)表

cpQ2Q1Q0十進(jìn)制數(shù)000001

00112

01023

01134

1

0045

10156

11067

11178

000050結(jié)論：1.各觸發(fā)器間時(shí)鐘不一致，所以稱異步計(jì)數(shù)器；2.隨著CP脈沖的遞增,觸發(fā)器輸出Q2Q1Q0值是遞增的,經(jīng)過八個(gè)CP脈沖完成一個(gè)循環(huán)過程，

所以稱加法計(jì)數(shù)器。故：此電路是異步三位二進(jìn)制（或一位八進(jìn)制）計(jì)數(shù)器。二進(jìn)制加法技術(shù)器工作波形51優(yōu)點(diǎn)：電路簡單、可靠缺點(diǎn)：速度慢異步計(jì)數(shù)器的優(yōu)缺點(diǎn)：異步計(jì)數(shù)器2--減法計(jì)數(shù)器52異步計(jì)數(shù)器2--減法計(jì)數(shù)器狀態(tài)表

cpQ2

Q1

Q0十進(jìn)制數(shù)0

00001

1

1172

11063

10154

10045

0

1136

01

027

00118

000053（2）同步二進(jìn)制加法計(jì)數(shù)器

在同步計(jì)數(shù)器中，各個(gè)觸發(fā)器都受同一時(shí)鐘脈沖--輸入計(jì)數(shù)脈沖的控制，因此，它們狀態(tài)的更新幾乎是同時(shí)的，故被稱為“同步計(jì)數(shù)器”。①三位同步二進(jìn)制加法計(jì)數(shù)器54分析步驟:1.先列寫控制端的邏輯表達(dá)式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：來一個(gè)CP，翻轉(zhuǎn)一次；Q1：當(dāng)Q0＝1時(shí)，可隨CP翻轉(zhuǎn)；Q2：只有當(dāng)Q1Q0＝11時(shí)，才能隨CP翻轉(zhuǎn)。552.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程。

2001001111010

1000000011001

30100000110114011

111111100

51

00000011101

6101001111110

7110000011111

8111111111000CP

Q2Q1Q0

J2＝

K2＝

J1＝K1＝J0＝1K0＝1

Q2Q1Q0

Q1Q0Q1Q0Q0Q0

原狀態(tài)控制端次態(tài),,,56CPQ0Q1Q23.用波形圖顯示狀態(tài)轉(zhuǎn)換關(guān)系注意：各觸發(fā)器均在CP的下降沿翻轉(zhuǎn)。57(3)計(jì)數(shù)器應(yīng)用舉例582.十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器:十進(jìn)制計(jì)數(shù)器是在二進(jìn)制計(jì)數(shù)器的基礎(chǔ)上得到的,用四位二進(jìn)制數(shù)來代替十進(jìn)制數(shù)的每一位,所以也稱為二-十進(jìn)制計(jì)數(shù)器.分析步驟:(1)判斷是同步還是異步.(2)寫出各觸發(fā)器控制端的邏輯表達(dá)式.(3)根據(jù)邏輯表達(dá)式和觸發(fā)器的邏輯功能,列寫狀態(tài)表.(4)說明計(jì)數(shù)器的功能.59例1:分析如圖示計(jì)數(shù)器的邏輯功能.解:(1)同步計(jì)數(shù)器.(2)寫出各觸發(fā)器控制端的邏輯表達(dá)式.J2=Q1Q0,K2=J2J0=K0=1;J1=Q0Q3,K1=Q0;J3=Q2Q1Q0,K3=Q060Q0：來一個(gè)CP，翻轉(zhuǎn)一次；Q1：當(dāng)Q0＝1時(shí)，可隨CP翻轉(zhuǎn)；Q2：只有當(dāng)Q1Q0＝11時(shí)，才能隨CP翻轉(zhuǎn)。(2)列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程：61CPQ3Q2Q1Q0十進(jìn)制數(shù)0000001000112001023001134010045010156011067011178100089100191000000結(jié)論:是同步十進(jìn)制加法計(jì)數(shù)器.62例5.2.1

分析以下電路是幾進(jìn)制計(jì)數(shù)器.1.寫出控制端的邏輯表達(dá)式：J2=Q1Q0，K2

＝

1

J1

=K1

＝

1

J0=Q2，K0＝1

3.N(任意)進(jìn)制計(jì)數(shù)器632.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程：

1000011111001

2001011111010

30100111110114011111111100

5100011101000CP

Q2Q1Q0

J2=K2=J1

=K1=J0=K0

=Q2Q1Q0

Q1Q0111

原狀態(tài)控制端下狀態(tài),,,1Q264

3.結(jié)論：（1）電路計(jì)數(shù)循環(huán)由000到100，所為五進(jìn)制加法計(jì)數(shù)器。（2）各觸發(fā)器間CP不一致，所以為異步計(jì)數(shù)。65例5.2.2

分析以下電路的功能.設(shè)初態(tài)為Q2Q1Q0=0011.寫出控制端的邏輯表達(dá)式：D0=Q2，D1

＝Q0，D2＝Q1

662.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程：CPQ2Q1Q000011010210030013.結(jié)論：電路計(jì)數(shù)循環(huán)由001到100，所以為三進(jìn)計(jì)數(shù)器---環(huán)形計(jì)數(shù)器。D0=Q2，D1

＝Q0，D2＝Q1

674.用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器①集成同步計(jì)數(shù)器74LS16174LS161是一種同步四位二進(jìn)制加法集成計(jì)數(shù)器。其管腳的排列如圖，邏輯功能如表所示。(1)中規(guī)模集成計(jì)數(shù)器68PTCP

Q3

Q2

Q1

Q0111101011×1×0××1××0××××加法計(jì)數(shù)

D3D2

D1D0Q3Q2

Q1Q0Q3Q2Q1Q0

0000

當(dāng)復(fù)位端=0時(shí)，輸出Q3Q2Q1Q0全為零，實(shí)現(xiàn)異步清除功能（又稱復(fù)位功能）。當(dāng)=“1”，數(shù)據(jù)置入端

=“0”，并且CP=CP↑時(shí)，Q3Q2Q1Q0=D3D2D1D0，實(shí)現(xiàn)同步預(yù)置數(shù)功能。74LS161邏輯功能表69當(dāng)==“1”且P·T=0時(shí)，輸出Q3Q2Q1Q0保持不變。當(dāng)==P=T=“1”，并且CP=CP↑時(shí)，計(jì)數(shù)器才開始加法計(jì)數(shù)，實(shí)現(xiàn)計(jì)數(shù)功能。70

74LS90內(nèi)部含有兩個(gè)獨(dú)立的計(jì)數(shù)電路：一個(gè)是模2

計(jì)數(shù)器(CP0為其時(shí)鐘，Q0為其輸出端);

另一個(gè)是模5

計(jì)數(shù)器(CP1為其時(shí)鐘，Q3Q2Q1為其輸出端)。

外部時(shí)鐘CP是先送到CP0還是先送到CP1，在Q3Q2Q1Q0這四個(gè)輸出端會(huì)形成不同的碼制。(1)74LS90的介紹②二-五-十進(jìn)制計(jì)數(shù)器74LS907174LS90原理電路圖

R01=R02=1時(shí):計(jì)數(shù)器清零S91=S92=1時(shí):計(jì)數(shù)器置9.72CP0CP1R01R02S92S91NCNCVCCQ0Q3Q1Q2GND1234567141312111098QAQDQBQCR9(2)R9(1)R0(2)R0(1)CPBCPA74LS9074LS90管腳分布圖73R01

R02

S91

S92Q3Q2Q1Q0XX111001

11

0X0000

11X000000X0X

0X

X0

X0

0XX0X0

計(jì)數(shù)狀態(tài)74LS90功能表74LS90的邏輯符號(hào)07474LS90功能表歸納：

1.74LS90在“計(jì)數(shù)狀態(tài)”或“清零狀態(tài)”時(shí)，均要求S91和S92中至少一個(gè)必須為“0”。2.只有在R01和R02同時(shí)為“1”時(shí)，才能進(jìn)入“清零狀態(tài)”。R01

R02

S91

S92Q3Q2Q1Q0XX111001

11

0X0000

11X000000X0X

0X

X0

X0

0XX0X0

計(jì)數(shù)狀態(tài)75

連接方法1CP0CPCP1Q1Q3Q2Q025Q3Q2Q1

000001010011100Q3Q2Q1CP1Q0

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

0000結(jié)論：上述連接方式形成8421碼。

00000

00011

00102

00113

01004

01015

01106

01117

10008

10019

00000十進(jìn)制數(shù)76(2)用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法①反饋置零法(反饋復(fù)位法)此法關(guān)鍵:用觸發(fā)器的輸出反饋到集成芯片的復(fù)位端,控制觸發(fā)器的復(fù)位端,強(qiáng)迫觸發(fā)器清0.

77例5.2.3

按8421碼構(gòu)成七進(jìn)制計(jì)數(shù)器。00000111說明：0111狀態(tài)非常短暫，不能算在計(jì)數(shù)循環(huán)中。用0111狀態(tài)直接清零即可。Q3Q2Q1Q00000000100100011010001010110078CP0CP1Q0Q3Q1Q2S92S91R02R0174LS90CP討論：下述接法行不行?錯(cuò)在何處?警示：切切不可將輸出端相互短路??！79CP0CP1Q0Q3Q1Q2S92S91R02R0174LS90CP&這樣接是正確的80解:M=M1×M2=10×10=100例5.2.4

用74LS90構(gòu)成100進(jìn)制計(jì)數(shù)器②級(jí)聯(lián)法81例5.2.5分析圖示電路是幾進(jìn)制計(jì)數(shù)器Cr=Q3(B)Q1(A)M=(10000010)8421BCD=(82)10解：82例如,用74LS161芯片構(gòu)成十進(jìn)制計(jì)數(shù)器，令P=T=1，因?yàn)镹=10，其計(jì)數(shù)到二進(jìn)制代碼為1001時(shí)，將輸出端Q3和Q1通過與非門接至74LS161的，電路如圖所示，實(shí)現(xiàn)N值反饋置數(shù)清零法。方法1：利用計(jì)數(shù)器的輸出代碼進(jìn)行反饋置數(shù)③反饋置數(shù)法83

進(jìn)位輸出信號(hào)置數(shù)法是利用芯片的預(yù)置控制端和進(jìn)位輸出端CO，將CO端輸出經(jīng)非門送到端，令預(yù)置輸入端D3D2D1D0輸入最小數(shù)N對(duì)應(yīng)的二進(jìn)制數(shù)，最小數(shù)N=24-M。例如,九進(jìn)制計(jì)數(shù)器M=9，對(duì)應(yīng)的最小數(shù)N=24-9=7，(7)10=(0111)2，相應(yīng)的預(yù)置輸入端D3D2D1D0=0111，并且令P=T=“1”，從0111--1111共九個(gè)有效狀態(tài)。方法2：利用計(jì)數(shù)器的進(jìn)位輸出進(jìn)行反饋置數(shù)84例5.2.6

用74LS161采用進(jìn)位反饋置數(shù)法實(shí)現(xiàn)模7計(jì)數(shù)器解:N=24-M=16-7=9=（1001）285

存儲(chǔ)器是用來存儲(chǔ)二進(jìn)制數(shù)字信息的大規(guī)模集成電路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重要部件。它實(shí)際上是將大量寄存器按一定規(guī)律結(jié)合起來的整體，可以被比喻為一個(gè)由許多房間組成的大旅館。每個(gè)房間有一個(gè)號(hào)碼（地址碼），每個(gè)房間內(nèi)有一定內(nèi)容（一個(gè)二進(jìn)制數(shù)碼，又稱為一個(gè)“字”）。(2)讀寫存儲(chǔ)器(

RAM)(1)只讀存儲(chǔ)器(

ROM)半導(dǎo)體存儲(chǔ)器可分為兩大類：5.3半導(dǎo)體存儲(chǔ)器86

只讀存儲(chǔ)器，工作時(shí)其存儲(chǔ)的內(nèi)容固定不變。因此，只能讀出，不能隨時(shí)寫入，所以稱為只讀存儲(chǔ)器。1.ROM的基本結(jié)構(gòu)及工作原理

ROM主要由地址譯碼器、存儲(chǔ)矩陣和輸出電路三部分組成。ReadOnlyMemory§5.3.1只讀存儲(chǔ)器(ROM)87ROM的基本框圖N條字線,M條位線,存儲(chǔ)容量=N×M88存儲(chǔ)矩陣字線位線1.固定ROM--由二極管構(gòu)成的ROM電路A1A0譯碼器Y1Y2Y2Y089可見:給出任意一個(gè)地址碼，譯碼器與之對(duì)應(yīng)的字線變?yōu)楦唠娖?，進(jìn)而從位線上便可輸出數(shù)字量。90

有一種可編程序的ROM，在出廠時(shí)全部存儲(chǔ)“1”，用戶可根據(jù)需要將某些單元改寫為“0”,然而只能改寫一次，稱其為PROM。

若將熔絲燒斷，該單元?jiǎng)t變成“0”。顯然，一旦燒斷后不能再恢復(fù)。2.可編程只讀存儲(chǔ)器PROM。91

PROM中的內(nèi)容只能寫一次，有時(shí)仍嫌不方便，于是又發(fā)展了一種可以改寫多次的ROM，簡稱EPROM。它所存儲(chǔ)的信息可以用紫外線照射擦去，然后又可以重新編制信息。3.紫外線可檫除可編程只讀存儲(chǔ)器924.電可檫除可編程只讀存儲(chǔ)器

ROM的主要技術(shù)指標(biāo)是存儲(chǔ)容量。它一般用[存儲(chǔ)字?jǐn)?shù)：2N][輸出位數(shù)：M]來表示(其中N為存儲(chǔ)器的地址線數(shù))。例如：128字

8位、1024字

8位等。931.用于存儲(chǔ)固定的專用程序2.利用ROM可實(shí)現(xiàn)查表或碼制