EDA技術與Verilog設計典型FPGACPLD的結構與配置_第1頁
EDA技術與Verilog設計典型FPGACPLD的結構與配置_第2頁
EDA技術與Verilog設計典型FPGACPLD的結構與配置_第3頁
EDA技術與Verilog設計典型FPGACPLD的結構與配置_第4頁
EDA技術與Verilog設計典型FPGACPLD的結構與配置_第5頁
已閱讀5頁，還剩21頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

會計學1EDA技術與Verilog設計典型FPGACPLD的結構與配置Cyclone系列器件的結構與原理

CycloneLE結構圖

第1頁/共26頁Cyclone系列器件的結構與原理

CycloneLE普通模式

第2頁/共26頁Cyclone系列器件的結構與原理CycloneLE動態(tài)算術模式

第3頁/共26頁Cyclone系列器件的結構與原理CycloneLAB結構

第4頁/共26頁Cyclone系列器件的結構與原理

LAB陣列

第5頁/共26頁Cyclone系列器件的結構與原理LAB控制信號生成

第6頁/共26頁Cyclone系列器件的結構與原理

快速進位選擇鏈

第7頁/共26頁LUT鏈和寄存器鏈的使用

Cyclone系列器件的結構與原理

第8頁/共26頁LVDS連接

Cyclone系列器件的結構與原理

第9頁/共26頁MAX7128S的結構

1．邏輯陣列塊(LAB)3.2典型CPLD的結構第10頁/共26頁MAX7000系列的單個宏單元結構

2．宏單元第11頁/共26頁3．擴展乘積項共享擴展乘積項結構第12頁/共26頁3．擴展乘積項并聯(lián)擴展項饋送方式第13頁/共26頁4．可編程連線陣列(PIA)

PIA信號布線到LAB的方式

第14頁/共26頁5．I/O控制塊EPM7128S器件的I/O控制塊

第15頁/共26頁3.3編程與配置

引腳12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGND下載接口引腳信號名稱

USB-Blaster下載電纜第16頁/共26頁JTAG方式的在系統(tǒng)編程

CPLD編程下載連接圖第17頁/共26頁JTAG方式的在系統(tǒng)編程多CPLD芯片ISP編程連接方式

第18頁/共26頁使用PC并行口配置FPGAPS模式，F(xiàn)LEX10K配置時序

第19頁/共26頁使用PC并行口配置FPGA

多FPGA芯片配置電路

第20頁/共26頁FPGA專用配置器件FPGA的配置電路原理圖第21頁/共26頁FPGA專用配置器件EPCS器件配置FPGA的電路原理圖

第22頁/共26頁使用單片機配置FPGA用89C52進行配置

第23頁/共26頁使用CPLD配置FPGA使用單片機配置的缺點：1、速度慢，不適用于大規(guī)模FPGA和高可靠應用；2、容量小，單片機引腳少，不適合接大的ROM以存儲較大的配置文件；3、體積大，成本和功耗都不利于相關的設計。

第24頁/共26頁習題

3-1OLMC有何功能？說明GAL是怎樣實現(xiàn)可編程組合電路與時序電路的。3-2

什么是基于乘積項的可編程邏輯結構？3-3

什么是基于查找表的可編程邏輯結構？3-4FLEX10K系列器

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論