典型微處理器

典型微處理器第一頁，共四十五頁，2022年，8月28日2

本章教學(xué)目的及要求

通過學(xué)習(xí)，應(yīng)掌握：典型微處理器的內(nèi)部組成寄存器結(jié)構(gòu)外部引腳特性和作用存儲(chǔ)器和I/O組織時(shí)序和總線操作系統(tǒng)工作方式和特點(diǎn)第2章典型微處理器

第二頁，共四十五頁，2022年，8月28日32-1微處理器性能簡介

2-1-1典型微處理器的主要性能指標(biāo)主頻外頻倍頻內(nèi)存總線速度擴(kuò)展總線速度地址總線寬度數(shù)據(jù)總線寬度高速緩存第2章典型微處理器

第三頁，共四十五頁，2022年，8月28日4

2-1-2微處理器的基本功能（1）指令控制（2）操作控制（3）時(shí)間控制（4）數(shù)據(jù)加工第2章典型微處理器

第四頁，共四十五頁，2022年，8月28日5

2-2Intel8086微處理器的內(nèi)、外部結(jié)構(gòu)特性

8086微處理器使用+5V電源，40條引腳雙列直插式封裝，時(shí)鐘頻率5MHz~10MHz，基本指令執(zhí)行時(shí)間0.3us~0.6us。有16根數(shù)據(jù)線和20根地址線，可尋址內(nèi)存地址空間1MB（220B）。

第2章典型微處理器

第五頁，共四十五頁，2022年，8月28日62-2-1Intel8086微處理器內(nèi)部組成結(jié)構(gòu)

8086微處理器從功能上可以劃分為兩個(gè)邏輯單元：執(zhí)行部件EU（ExecutionUnit）總線接口部件BIU（BusInterfaceUnit）典型微處理器

第2章第六頁，共四十五頁，2022年，8月28日7典型微處理器

第2章ALU數(shù)據(jù)總線（16位）通用寄存器CSDSSSESIPSPBPSIDIAHBHCHDHALBLCLDL內(nèi)部通信寄存器總線控制邏輯地址總線（20位）數(shù)據(jù)總線（16位）暫存寄存器標(biāo)志Q總線（8位）執(zhí)行部件（EU）EU控制系統(tǒng)總線接口部件（BIU）8086總線指令隊(duì)列123456ALUS第七頁，共四十五頁，2022年，8月28日8第2章典型微處理器

2-2-28086微處理器的寄存器結(jié)構(gòu)

8086可供編程使用的有14個(gè)16位寄存器，按其用途可分為3類：通用寄存器段寄存器指針和標(biāo)志寄存器

第八頁，共四十五頁，2022年，8月28日9

1.通用寄存器（1）數(shù)據(jù)寄存器：存放操作數(shù)或中間結(jié)果。（2）指針和變址寄存器：存放地址偏移量。

2.控制寄存器（1）指令指針寄存器IP（2）標(biāo)志寄存器FLAG6個(gè)狀態(tài)標(biāo)志：CF-進(jìn)位標(biāo)志；PF-奇偶標(biāo)志；AF-輔助進(jìn)位標(biāo)志；ZF-零標(biāo)志；SF-符號(hào)標(biāo)志；OF-溢出標(biāo)志

3個(gè)控制標(biāo)志：TF-陷阱標(biāo)志或單步操作標(biāo)志：IF-中斷允許標(biāo)志；DF-方向標(biāo)志。第2章典型微處理器

1514131211109876543210

OFDFIFTFSFZF

AF

PF

CF第九頁，共四十五頁，2022年，8月28日10

3.段寄存器（1）代碼段寄存器CS（2）數(shù)據(jù)段寄存器DS（3）堆棧段寄存器SS（4）附加段寄存器ES第2章典型微處理器

第十頁，共四十五頁，2022年，8月28日112-2-38086微處理器的外部引腳特性

8086CPU具有40個(gè)引腳，采用雙列直插式的封裝形式，如圖2-6所示。數(shù)據(jù)總線為16條，地址總線為20條，其余為狀態(tài)線、控制信號(hào)線、電源、地線等。地址/數(shù)據(jù)總線采用了分時(shí)復(fù)用方式，即一部分引腳具有雙重功能，例如AD15~AD0這16個(gè)引腳，有時(shí)傳送數(shù)據(jù)信號(hào)，有時(shí)可輸出地址信號(hào)。

第2章典型微處理器

第十一頁，共四十五頁，2022年，8月28日12圖2-68086CPU引腳圖第十二頁，共四十五頁，2022年，8月28日132-3存儲(chǔ)器和I/O組織2-3-1存儲(chǔ)器組織

1.存儲(chǔ)器的內(nèi)部結(jié)構(gòu)及訪問方法

8086有20根地址線，可尋址存儲(chǔ)器空間1MB，地址范圍為（00000H~FFFFFH）。存儲(chǔ)器內(nèi)部按字節(jié)進(jìn)行組織，兩個(gè)相鄰的字節(jié)被稱為一個(gè)“字”。

第2章典型微處理器

第十三頁，共四十五頁，2022年，8月28日142.存儲(chǔ)器分段

8086系統(tǒng)采用20位地址線尋址1M字節(jié)存儲(chǔ)空間。由于CPU內(nèi)所有寄存器都只有16位，只能尋址64KB（216字節(jié)）。因此，把整個(gè)存儲(chǔ)空間分成若干邏輯段，

每個(gè)邏輯段容量最大64KB。

CPU允許各個(gè)邏輯段在整個(gè)存儲(chǔ)空間中浮動(dòng)，可緊密相連，也可相互重疊，還可分開一段距離，如圖2-9所示。

第2章典型微處理器

第十四頁，共四十五頁，2022年，8月28日15第十五頁，共四十五頁，2022年，8月28日163.存儲(chǔ)器地址（1）段地址：描述要尋址的邏輯段在內(nèi)存中的起始位置。（2）偏移地址：描述要尋址的內(nèi)存單元距本段段首的偏移量。（3）邏輯地址：由段地址和偏移地址兩部分組成。表示形式為“段地址：偏移地址”。（4）物理地址：存儲(chǔ)器實(shí)際地址，由CPU提供的20位地址碼來表示，是惟一能代表存儲(chǔ)空間每個(gè)字節(jié)單元的地址。第2章典型微處理器

第十六頁，共四十五頁，2022年，8月28日17

邏輯地址到物理地址的轉(zhuǎn)換由BIU中20位的地址加法器自動(dòng)完成。物理地址計(jì)算公式：物理地址=段地址×10H＋偏移地址典型微處理器

第2章第十七頁，共四十五頁，2022年，8月28日184．專用和保留的存儲(chǔ)器單元Intel公司為保證與未來產(chǎn)品的兼容性，規(guī)定在存儲(chǔ)區(qū)的最低地址區(qū)和最高地址區(qū)保留一些單元供CPU的某些特殊功能專用。第2章典型微處理器

第十八頁，共四十五頁，2022年，8月28日192-3-2I/O端口組織1.統(tǒng)一編址：I/O端口地址置于1MB存儲(chǔ)器空間中，看作存儲(chǔ)器單元，每個(gè)端口占用一個(gè)存儲(chǔ)單元的地址。CPU訪問存儲(chǔ)器的指令和各種尋址方式都可用于尋址I/O端口。2.獨(dú)立編址：端口單獨(dú)編址構(gòu)成一個(gè)I/O空間，不占用存儲(chǔ)器地址。CPU設(shè)置專門輸入/輸出指令（IN和OUT）和接口控制信號(hào)來訪問I/O端口。端口地址空間獨(dú)立，控制電路和地址譯碼電路較簡單，輸入/輸出指令類別少，一般只進(jìn)行傳送操作。第2章典型微處理器

第十九頁，共四十五頁，2022年，8月28日202-48086總線周期和工作方式

8086CPU操作在時(shí)鐘CLK統(tǒng)一控制下進(jìn)行，以便使取指令和傳送數(shù)據(jù)能夠協(xié)調(diào)地工作。

8086經(jīng)外部總線對(duì)存儲(chǔ)器或I/O端口進(jìn)行一次信息輸入或輸出過程，稱總線操作，執(zhí)行該操作所需要時(shí)間稱總線周期。一個(gè)總線周期包括T1、T2、T3、T4狀態(tài)，4個(gè)時(shí)鐘周期。不同總線操作需不同總線信號(hào)，這些信號(hào)變化進(jìn)行時(shí)間順序的描述稱為“總線時(shí)序”。第2章典型微處理器

第二十頁，共四十五頁，2022年，8月28日212-4-18284A時(shí)鐘信號(hào)發(fā)生器

8284A是Intel公司專為8086設(shè)計(jì)的時(shí)鐘信號(hào)發(fā)生器，能產(chǎn)生8086所需的系統(tǒng)時(shí)鐘信號(hào)。

8284A除提供恒定的時(shí)鐘信號(hào)外，還對(duì)外界輸入的準(zhǔn)備就緒信號(hào)RDY和復(fù)位信號(hào)進(jìn)行同步操作。

第2章典型微處理器

第二十一頁，共四十五頁，2022年，8月28日22

2-4-2

8086總線周期

8086CPU與存儲(chǔ)器或外部設(shè)備通信通過20位分時(shí)多路復(fù)用地址/數(shù)據(jù)總線來實(shí)現(xiàn)。為取出指令或傳輸數(shù)據(jù)，CPU要執(zhí)行一個(gè)總線周期。

8086的總線周期至少由4個(gè)時(shí)鐘周期組成。每個(gè)時(shí)鐘周期稱為T狀態(tài)，用T1、T2、T3和T4表示。時(shí)鐘周期是CPU的基本時(shí)間計(jì)量單位，由主頻決定。例如8086的主頻為5MHz，1個(gè)時(shí)鐘周期就是200ns。1．空閑狀態(tài)TI（idlestate）2．等待狀態(tài)TW（waitstate）第2章典型微處理器

第二十二頁，共四十五頁，2022年，8月28日23第2章典型微處理器

8088最小組態(tài)下的讀總線周期時(shí)序第二十三頁，共四十五頁，2022年，8月28日24第2章典型微處理器

8088最小組態(tài)下的寫總線周期時(shí)序第二十四頁，共四十五頁，2022年，8月28日25第2章2-4-38086的最小/最大工作方式

Intel公司在設(shè)計(jì)8086CPU芯片時(shí)，規(guī)定了兩種工作模式，即最小工作模式和最大工作模式。通過CPU的第33條引腳MN/來控制。1.最小工作模式（MN/

=1）：把8086CPU的33引腳接+5V時(shí)，系統(tǒng)處于最小工作模式。最小模式系統(tǒng)適用于單微處理器組成的小系統(tǒng)，系統(tǒng)中通常只有一個(gè)微處理器，所有的總線控制信號(hào)都直接由8086CPU產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。2.最大工作模式（MN/=0）：當(dāng)把8086的33引腳接地時(shí)，系統(tǒng)處于最大工作模式。此時(shí)，系統(tǒng)中存在兩個(gè)或兩個(gè)以上的微處理器，其中有一個(gè)主處理器8086，其他處理器稱為協(xié)處理器。

典型微處理器

第二十五頁，共四十五頁，2022年，8月28日26第2章2-532位微處理器簡介2-5-180386微處理器

1985年10月，Intel公司推出高性能32位微處理器80386，芯片內(nèi)部集成27.5萬個(gè)晶體管，采用132引腳陶瓷網(wǎng)格陣列（PGA）封裝，具有高可靠性和緊密性。典型微處理器

第二十六頁，共四十五頁，2022年，8月28日27第2章1．80386的主要特性（1）提供32位指令，支持8位、16位和32位數(shù)據(jù)類型。（2）提供32位外部總線接口，最大數(shù)據(jù)傳輸率32Mbit/s。（3）具有片內(nèi)集成存儲(chǔ)器管理部件（MMU），支持虛擬存儲(chǔ)和特權(quán)保護(hù)。（4）具有實(shí)地址、保護(hù)和虛擬8086共3種工作方式。（5）可直接尋址4GB物理存儲(chǔ)空間，虛擬存儲(chǔ)空間達(dá)64TB。（6）配用80287、80387數(shù)值協(xié)處理器可支持高速數(shù)值處理。（7）時(shí)鐘頻率12.5MHz、16MHz、20MHz、25MHz和33MHz等。典型微處理器

第二十七頁，共四十五頁，2022年，8月28日28第2章

2.80386的內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)如圖2-14所示。由總線接口部件、指令預(yù)取部件、指令譯碼部件、控制部件、數(shù)據(jù)部件、保護(hù)測試部件、分段部件和分頁部件等組成。

典型微處理器

第二十八頁，共四十五頁，2022年，8月28日29圖2-1480386CPU的內(nèi)部結(jié)構(gòu)框圖

第二十九頁，共四十五頁，2022年，8月28日30第2章2-5-280486微處理器

1989年4月，Intel公司推出80486，采用1μmCHMOS工藝，芯片內(nèi)集成120萬個(gè)晶體管，時(shí)鐘頻率25MHz~50MHz。

80486在80386原有6個(gè)部件基礎(chǔ)上又新增高性能浮點(diǎn)運(yùn)算部件（FPU）和高速緩沖存儲(chǔ)器（Cache）兩個(gè)部件。

典型微處理器

第三十頁，共四十五頁，2022年，8月28日31第2章典型微處理器

1．80486的主要特性（1）在CISC技術(shù)基礎(chǔ)上，首次采用RISC技術(shù)，有效地減少指令時(shí)鐘周期個(gè)數(shù)。（2）芯片上集成部件多。（3）高性能的設(shè)計(jì)。（4）完全的32位體系結(jié)構(gòu)。（5）增加了多處理器指令，增強(qiáng)了多重處理系統(tǒng)。（6）具有機(jī)內(nèi)自測試功能。第三十一頁，共四十五頁，2022年，8月28日32第2章2.80486的基本結(jié)構(gòu)

80486微處理器的內(nèi)部結(jié)構(gòu)如圖2-15所示，包括總線接口部件、高速緩存（Cache）部件、指令預(yù)取、指令譯碼部件、控制/保護(hù)部件、整數(shù)部件、浮點(diǎn)運(yùn)算部件、分段部件和分頁部件9個(gè)功能部件。

80486將這些部件集成在一塊芯片上，除減少主板空間外，還提高了CPU的執(zhí)行速度。典型微處理器

第三十二頁，共四十五頁，2022年，8月28日33圖2-1580486CPU內(nèi)部結(jié)構(gòu)

第三十三頁，共四十五頁，2022年，8月28日34第2章2-5-3Pentium系列微處理器

Pentium系列微處理器從Pentium、PentiumPro、MMXPentium到PentiumII、PentiumIII、Pentium4等，Intel公司通過改變CPU的工作頻率、二級(jí)緩存的大小、產(chǎn)品制造工藝等來不斷提高微處理器的性能，內(nèi)部結(jié)構(gòu)和功能也在不斷地?cái)U(kuò)充。典型微處理器

第三十四頁，共四十五頁，2022年，8月28日35第2章1.Pentium系列微型計(jì)算機(jī)的主要特點(diǎn)（1）高集成度。（2）時(shí)鐘頻率高。（3）數(shù)據(jù)總線帶寬增加。（4）片內(nèi)采用分立的指令Cache和數(shù)據(jù)Cache結(jié)構(gòu)。（5）采用RISC型超標(biāo)量結(jié)構(gòu)。（6）高性能的浮點(diǎn)運(yùn)算器。（7）雙重分離式高速緩存。典型微處理器

第三十五頁，共四十五頁，2022年，8月28日36第2章（8）增強(qiáng)了錯(cuò)誤檢測與報(bào)告功能。（9）64位數(shù)據(jù)總線。（10）分支指令預(yù)測。（11）常用指令固化及微代碼改進(jìn)。（12）具有實(shí)地址方式、保護(hù)方式、虛擬8086方式及SMM系統(tǒng)管理方式。（13）軟件向上兼容80386/80486。典型微處理器

第三十六頁，共四十五頁，2022年，8月28日37第2章2.Pentium微處理器的內(nèi)部結(jié)構(gòu)

Pentium微處理器主要部件包括總線接口部件、指令高速緩存器、數(shù)據(jù)高速緩存器、指令預(yù)取部件（指令預(yù)取緩沖器）與轉(zhuǎn)移目標(biāo)緩沖器、寄存器組、指令譯碼部件、具有兩條流水線整數(shù)處理部件（U流水線和V流水線）、擁有加乘除運(yùn)算且具有多用途電路的流水浮點(diǎn)處理部件FPU等。

典型微處理器

第三十七頁，共四十五頁，2022年，8月28日38第2章3.PentiumPro微處理器

PentiumPro又稱為高能奔騰，是Intel公司繼Pentium之后于1995年11月推出的又一種新型高性能奔騰微處理器。比Pentium增加了8條指令，對(duì)X86處理器向下兼容，采用387個(gè)引腳PGA封裝。典型微處理器

第三十八頁，共四十五頁，2022年，8月28日39第2章4.MMX及MMXPentium微處理器

MMX（multimediaextended，多媒體擴(kuò)展技術(shù)），增加了支持多媒體的指令集，使微處理器性能大大增強(qiáng)。

PentiumMMX稱為多能奔騰微處理器，是一種充分改善多信息應(yīng)用程序性能的微處理器。

PentiumMMX可全面提高計(jì)算機(jī)的綜合性能，主要包括整數(shù)運(yùn)算、浮點(diǎn)運(yùn)算及多媒體應(yīng)用3個(gè)方面。典型微處理器

第三十九頁，共四十五頁，2022年，8月28日40第2章5.PentiumⅡ微處理器PentiumⅡ首次采用單邊連接盒的獨(dú)立接插式標(biāo)準(zhǔn)（slot1），用一塊帶金屬外殼的印刷電路板，不但集成了處理器部件，還包括了32KB的L1Cache，并且處理器封裝與512KB~2MB的L2Cache等置于同一個(gè)底座，共242個(gè)引腳，可直接插入主板的相應(yīng)插座中。典型微處理器

第四十頁，共四十五頁，2022年，8月28日41第2章6.PentiumⅢ微處理器

1999年Intel推出PentiumⅢ微處理器，總線頻率100MHz/133MHz，內(nèi)部核心部分集成950萬只晶體