第7章 微型計(jì)算機(jī)存儲(chǔ)器

第7章微型計(jì)算存儲(chǔ)器

7.1概述7.2隨機(jī)存取存儲(chǔ)器RAM7.3只讀存儲(chǔ)器ROM7.4微機(jī)內(nèi)存區(qū)域劃分7.5存儲(chǔ)器芯片與CPU的連接7.1概述

一、定義是計(jì)算機(jī)的重要組成部分，是CUP重要的系統(tǒng)資源之一。CPU與存儲(chǔ)器的關(guān)系如下圖所示。存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備。存儲(chǔ)器由一些能夠表示二進(jìn)制“0”和“1”的狀態(tài)的物理器件組成，這些具有記憶功能的物理器件構(gòu)成了一個(gè)個(gè)記憶單元，每個(gè)記憶單元可以保存一位二進(jìn)制信息。8個(gè)記憶單元構(gòu)成一個(gè)存儲(chǔ)單元，可存放8位二進(jìn)制信息即一個(gè)字節(jié)（Byte）。許多存儲(chǔ)單元組織在一起就構(gòu)成了存儲(chǔ)器。DSESSSCSIPPSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器4321數(shù)據(jù)暫存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列地址總線AB數(shù)據(jù)總線DB總線接口控制電路控制總線CB運(yùn)算器地址加法器地址譯碼器、、、指令1指令2指令3指令4、、、數(shù)據(jù)1數(shù)據(jù)29AH、、、指令MOVAL,[BX]包含一個(gè)從存儲(chǔ)器讀操作存儲(chǔ)器CPU7.1.1存儲(chǔ)器的分類

按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類：磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器、磁膜、磁泡和其它磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等。半導(dǎo)體存儲(chǔ)器的特點(diǎn)⑴速度快，存取時(shí)間可到ns級(jí)；⑵集成度高，不僅存儲(chǔ)單元所占的空間小，而且譯碼電路和緩沖寄存器、讀出寫入電路等都制作在同一芯片中。目前已達(dá)到單片1024Mb（相當(dāng)于128M字節(jié)）。⑶非破壞性讀出，即信息讀出后存儲(chǔ)單元中的信息還在，特別是靜態(tài)RAM，讀出后不需要再生。⑷信息的易失性（對(duì)RAM），即斷電后信息丟失。⑸信息的揮發(fā)性（對(duì)DRAM），即存儲(chǔ)的信息過(guò)一定時(shí)間要丟失，所以要周期地再生（刷新）。⑹功耗低，特別是CMOS存儲(chǔ)器。⑺體積小，價(jià)格在不斷地下降。按在微機(jī)系統(tǒng)中的位置分類：主存儲(chǔ)器（內(nèi)存，MainMemory）

輔助存儲(chǔ)器（外存，ExternalMemory）

用來(lái)存放計(jì)算機(jī)正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù)。CPU可以直接對(duì)它進(jìn)行訪問(wèn)。一般是由半導(dǎo)體存儲(chǔ)器構(gòu)成，通常裝在主板上。存取速度快，但容量有限，其大小受地址總線位數(shù)的限制。緩沖存儲(chǔ)器（緩存，CacheMemory）

用來(lái)存放不經(jīng)常使用的程序和數(shù)據(jù)，CPU不能直接訪問(wèn)它。屬計(jì)算機(jī)的外部設(shè)備,是為彌補(bǔ)內(nèi)存容量的不足而配置的，容量大，成本低，所存儲(chǔ)信息既可以修改也可以長(zhǎng)期保存，但存取速度慢。需要配置專門的驅(qū)動(dòng)設(shè)備才能完成對(duì)它的訪問(wèn)，如硬盤、軟盤驅(qū)動(dòng)器等。位于主存與CPU之間，其存取速度非?？欤鎯?chǔ)容量更小，可用來(lái)解決存取速度與存儲(chǔ)容量之間的矛盾，提高整個(gè)系統(tǒng)的運(yùn)行速度。按制造工藝不同半導(dǎo)體存儲(chǔ)器分類：隨機(jī)存取存儲(chǔ)器RAM(RandomAccessMemory)只讀存儲(chǔ)器ROM(Read-OnlyMemory)又稱讀寫存儲(chǔ)器，指能夠通過(guò)指令隨機(jī)地、個(gè)別地對(duì)其中各個(gè)單元進(jìn)行讀/寫操作的一類存儲(chǔ)器。

在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存儲(chǔ)器。

靜態(tài)RAM動(dòng)態(tài)RAM掩膜ROM（MROM）可編程ROM（PROM）可擦除編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃速存儲(chǔ)器按工藝不同雙極型MOS型按信息存放方式不同7.1.2半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)

半導(dǎo)體存儲(chǔ)器一般由以下部分組成：地址譯碼電路、存儲(chǔ)體、三態(tài)數(shù)據(jù)緩沖器、控制邏輯

·存儲(chǔ)體：矩陣形式保存數(shù)據(jù)。·地址譯碼電路：接受CPU送來(lái)的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀／寫操作。（1）單譯碼——適用于小容量存儲(chǔ)器單譯碼方式只用一個(gè)譯碼電路對(duì)所有地址信息進(jìn)行譯碼，譯碼輸出的選擇線直接選中對(duì)應(yīng)的存儲(chǔ)單元。如圖所示（2）雙譯碼——分為行譯碼與列譯碼雙譯碼方式把n根地址線分成兩部分，分別進(jìn)行譯碼，產(chǎn)生一組行選擇線X和一組列選擇線Y，每一根X線選中存儲(chǔ)矩陣中位于同一行的所有單元，每一根Y線選中存儲(chǔ)矩陣中位于同一列的所有單元，當(dāng)某一單元的X線和Y線同時(shí)有效時(shí)，相應(yīng)的存儲(chǔ)單元被選中。

如圖所示單譯碼方式雙譯碼方式·三態(tài)數(shù)據(jù)緩沖器：是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對(duì)三態(tài)門的控制?！ぷx寫控制電路：接收CPU發(fā)來(lái)的相關(guān)控制信號(hào)，以控制數(shù)據(jù)的輸入/輸出。CPU發(fā)往存儲(chǔ)芯片的控制信號(hào)主要有讀信號(hào)、寫信號(hào)和片選信號(hào)等。值得注意的是，不同性質(zhì)的半導(dǎo)體存儲(chǔ)芯片其外圍電路部分也各有不同，如在動(dòng)態(tài)RAM中還要有預(yù)充、刷新等方面的控制電路，而對(duì)于ROM芯片，在正常工作狀態(tài)下只有輸出控制邏輯等。7.1.3半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)

存儲(chǔ)器性能指標(biāo)主要有三項(xiàng)：存儲(chǔ)容量、存取速度、帶寬存儲(chǔ)容量：反映存儲(chǔ)器可存儲(chǔ)信息量的指標(biāo)。以單元個(gè)數(shù)×數(shù)

據(jù)位數(shù)表示如:某存儲(chǔ)器存儲(chǔ)容量為64K×8位，即64K字節(jié)。設(shè)微機(jī)的地址線和數(shù)據(jù)線位數(shù)分別是p和q，則該存儲(chǔ)器芯片的地址單元總數(shù)為2p，該存儲(chǔ)器芯片的位容量為2p×q。

例如：存儲(chǔ)器芯片6116，地址線有11根，數(shù)據(jù)線有8根則該芯片的位容量是位容量=211×8=2048×8=16384位存儲(chǔ)容量常用單位:B、KB、MB、GB、TB1KB=1024B1MB=1024K1GB=1024MB1TB=1024GB存取速度：完成一次訪問(wèn)（讀/寫）存儲(chǔ)器的時(shí)間。

帶寬：每秒傳輸數(shù)據(jù)的總量,通常以B/S表示.

帶寬=存儲(chǔ)器總線頻率×數(shù)據(jù)寬度/8

例如：一存儲(chǔ)器的總線頻率為100MHZ，存儲(chǔ)寬度為64位，則

帶寬=100×64/8=800MB/S存取時(shí)間：表示啟動(dòng)一次存儲(chǔ)操作到完成該操作所經(jīng)歷時(shí)間；一般為幾ns到幾百ns

存取時(shí)間越短，則存取速度越快。存儲(chǔ)器的存取時(shí)間主要與其制造工藝有關(guān)，雙極型半導(dǎo)體存儲(chǔ)器的存取速度高于MOS型的存取速度

7.1.4存儲(chǔ)器的分級(jí)結(jié)構(gòu)微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM7.2隨機(jī)存取存儲(chǔ)器RAMRAM(RandomAccessMemory)意指隨機(jī)存取存儲(chǔ)器。其工作特點(diǎn)是：在微機(jī)系統(tǒng)的工作過(guò)程中，可以隨機(jī)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀／寫操作。存取速度快、功耗較大、容量較小。它一般適用于構(gòu)成高速緩沖存儲(chǔ)器（Cache）.SRAM其存儲(chǔ)電路是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，只要不掉電，信息永不會(huì)丟失，不需要刷新電路。7.2.1靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM基本存儲(chǔ)單元·基本工作原理(b)六管基本存儲(chǔ)電路(a)六管靜態(tài)存儲(chǔ)單元的原理示意圖T1截止→A＝“1”→T2導(dǎo)通→B＝“0”→T1截止（穩(wěn)定）T1導(dǎo)通→A＝“0”→T2截止→B＝“1”→T1導(dǎo)通（穩(wěn)定）·讀出操作·寫入操作X譯碼與Y譯碼信號(hào)消失后，T5～T8都截止。由于存儲(chǔ)單元有電源及負(fù)載管，可以不斷地向柵極補(bǔ)充電荷，依靠?jī)蓚€(gè)反相器的交叉控制，只要不掉電，就能保持寫入的信息“1”，而不用刷新。

X譯碼高電平→T5、T6導(dǎo)通Y譯碼高電平→T7、T8導(dǎo)通這種存儲(chǔ)電路的讀出過(guò)程是非破壞性的，即信息在讀出之后，原存儲(chǔ)電路的狀態(tài)不變。典型靜態(tài)RAM存儲(chǔ)器芯片——6116外部結(jié)構(gòu)?A0-A10：11根地址信號(hào)輸入引腳。?：寫控制信號(hào)輸入引腳，當(dāng)為低電平時(shí)，使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過(guò)輸入數(shù)據(jù)控制電路寫入被選中的存儲(chǔ)單元；OE:讀控制信號(hào)輸入引腳，當(dāng)為低電平時(shí)，使輸入三態(tài)門導(dǎo)通，從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。?D0-D7：8根數(shù)據(jù)輸入／輸出信號(hào)引腳?：低電平有效，通常接地址譯碼器的輸出端。?VCC：電源。?GND：地。常用的靜態(tài)存儲(chǔ)器SRAM有：6116（2K×8）、6264（8K×8）、62256（32K×8）62512（64K×8）以及更大容量的128×8位（1M）的HM628128等。Intel6116工作方式與控制信號(hào)之間的關(guān)系A(chǔ)10～A0D7～D0工作狀態(tài)1×××高阻態(tài)低功耗維持001穩(wěn)定輸出讀0×0穩(wěn)定輸入寫7.2.2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM一、DRAM基本存儲(chǔ)電路單管動(dòng)態(tài)存儲(chǔ)電路·基本工作原理：依靠T管柵極電容的充放電原理來(lái)保存信息.

當(dāng)柵極電容上充有電荷時(shí)，表示該單元保存信息“1”。當(dāng)柵極電容上沒(méi)有電荷時(shí)，表示該單元保存信息“0”。由于電容上的電荷會(huì)逐漸泄漏，因此對(duì)DRAM必須定時(shí)進(jìn)行刷新，使泄漏的電荷得到補(bǔ)充。常用DRAM的基本存儲(chǔ)電路有4管型和單管型兩種

?！懭氩僮餍羞x擇線為高電平，T管導(dǎo)通，寫信號(hào)通過(guò)位線存入電容C中；·讀操作行選擇線仍為高電平，存儲(chǔ)在電容C上的電荷，通過(guò)T輸出到數(shù)據(jù)線上，通過(guò)讀出放大器，即可得到所保存的信息?！に⑿虏僮髟趧?dòng)態(tài)RAM的使用過(guò)程中，必須及時(shí)地向保存“1”的那些存儲(chǔ)單元補(bǔ)充電荷，以維持信息的存在。刷新時(shí)間間隔一般要求在1～100ms。工作溫度為70℃時(shí)，典型的刷新時(shí)間間隔為2ms，也就是2ms內(nèi)必須對(duì)存儲(chǔ)的信息刷新一遍。

四管動(dòng)態(tài)RAM存儲(chǔ)電路二、典型動(dòng)態(tài)RAM存儲(chǔ)器芯片——2164內(nèi)部結(jié)構(gòu)圖集成隨機(jī)存取存儲(chǔ)器（IRAM）

IRAM是一種新型的動(dòng)態(tài)存儲(chǔ)器，它克服了DRAM需要外加刷新電路的缺點(diǎn)，將刷新電路集成到RAM的芯片內(nèi)部，兼具兩種RAM的優(yōu)點(diǎn)。目前主要有Intel2186/2187（8K×8位）

視頻隨機(jī)存取存儲(chǔ)器（VRAM）

專為視頻圖像處理設(shè)計(jì)，VRAM采用雙端口設(shè)計(jì)，允許同時(shí)從處理器向視頻存儲(chǔ)器和隨機(jī)存取內(nèi)存數(shù)字～模擬轉(zhuǎn)換器傳輸數(shù)據(jù)。高速RAM

通過(guò)增加少量的額外邏輯電路，提高單位時(shí)間內(nèi)的數(shù)據(jù)流量，即所謂的增加帶寬。例如：EDODRAMSDRAMRDRAMDDRDRAMDDR2DRAM

DDR3DRAM掩模式ROM—MROM（MaskROM）可編程ROM－PROM（ProgrammableROM）可擦除可編程ROM—EPROM（ErasableProgrammableROM）電可擦除可編程ROM—EEPROM

（ElectricallyErasableProgrammableROM）快擦型存儲(chǔ)器(F1ashMemory)7.3只讀存儲(chǔ)器ROMROM(ReadOnlyMemory)

意指只讀存儲(chǔ)器。其工作特點(diǎn)是：在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作；電源關(guān)斷，信息不會(huì)丟失，屬于非易失性存儲(chǔ)器件；常用來(lái)存放不需要改變的信息。ROM存儲(chǔ)信息的原理和組成ROM存儲(chǔ)位T1和電子開(kāi)關(guān)S構(gòu)成一個(gè)存儲(chǔ)位。X選擇線端加上選中信號(hào)＋S斷開(kāi)→D＝“1”X選擇線端加上選中信號(hào)＋S閉合→D＝“0”ROM的組成16×1位ROM結(jié)構(gòu)信息“1”信息“0”7.3.1掩模式ROM——MROMMROM是廠家根據(jù)用戶事先編寫好的機(jī)器碼程序，把0、1信息存儲(chǔ)在掩模圖形中而制成的芯片。芯片制成后，存儲(chǔ)位的狀態(tài)即0、1信息就被固定了。7.3.2可編程ROM——PROMPROM一種可由用戶通過(guò)簡(jiǎn)易設(shè)備寫入信息的ROM器件。PROM的類型：

（1）熔絲式PROM（2）二極管破壞型PROM熔絲式PROM的基本存儲(chǔ)單元是一只晶體管或MOS管。

用戶編程時(shí)，靠專用寫入電路產(chǎn)生脈沖電流，來(lái)燒斷指定的熔絲，以達(dá)到寫入“0”的目的。熔絲式PROM的基本存儲(chǔ)單元（2）二極管破壞型PROMPROM存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通（即所有存儲(chǔ)內(nèi)容均為“1”）。如果用戶需要寫入程序，則通過(guò)專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“0”的那個(gè)存儲(chǔ)位上的二極管擊穿，造成這個(gè)PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時(shí)，此位就意味著寫入了“0”。出廠時(shí)PROM中的信息全部為1。PROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了！一次性！??！7.3.3可擦除可編程ROM——EPROM基本存儲(chǔ)單元·初始態(tài)：每個(gè)單元的浮動(dòng)?xùn)艠O上都沒(méi)有電荷，源極與漏極之間不導(dǎo)電，此時(shí)表示該存儲(chǔ)單元保存的信息為“1”?！懭胄畔ⅰ?”：在漏極和源極（即S）之間加上十25v的電壓，同時(shí)加上編程脈沖信號(hào)(50ns)，漏極與源極間被瞬時(shí)擊穿，電子注入到浮動(dòng)?xùn)?。在高壓電源去除之后，浮?dòng)?xùn)艦樨?fù)，就形成了導(dǎo)電溝道，從而使相應(yīng)單元導(dǎo)通，即將0寫入該單元?！で宄畔ⅲ河靡欢úㄩL(zhǎng)的紫外光照射浮動(dòng)?xùn)牛关?fù)電荷獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，即原來(lái)存儲(chǔ)的信息也就不存在了。

對(duì)于抗干擾要求較高的場(chǎng)合，普遍采用EPROM作為存儲(chǔ)信息的存儲(chǔ)器器件。EPROM以27XXX命名，其中XXX表示容量，以K為單位。主要型號(hào)有：2716（16K=2K*8位）

2732、2764、27128、27256、2751227010（128K*8位=1M）

27080（1024K*8位=8M）7.3.4電子可擦除可編程ROM—E2PROM工作原理：與EPROM類似，當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)，管子的漏極和源極之間不導(dǎo)電，若設(shè)法使浮動(dòng)?xùn)艓想姾?，則管子就導(dǎo)通。擦除可以按字節(jié)分別進(jìn)行；可以進(jìn)行在線的編程寫入（字節(jié)的編程和擦除都只需要10ms，并且不需特殊裝置）E2PROM結(jié)構(gòu)示意圖編程：在E2PROM中，漏極上面增加了一個(gè)隧道二極管，它在第二柵與漏極之間的電壓VG的作用下，可使電荷通過(guò)它流向浮動(dòng)?xùn)牛?/p>

擦除：

VG的極性相反可以使電荷從浮動(dòng)?xùn)帕飨蚵O。EEPROM的特點(diǎn)：1、采用+5V電擦寫，是在寫入過(guò)程中自動(dòng)進(jìn)行的。2、對(duì)硬件電路要求簡(jiǎn)單，無(wú)需專用電路，只要按一定的時(shí)序要求，即可進(jìn)行在線編程。3、EEPROM除了有并行的總線傳輸?shù)男酒?，還有串行傳送的芯片。并行結(jié)構(gòu)的EEPROM以28XXX命名，其中XXX表示容量，以K為單位。主要型號(hào)有：2851228010（128K*8位=1M）

28040（512K*8位=4M）7.3.5閃速存儲(chǔ)器(F1ashMemory)FlashMemory快擦型存儲(chǔ)器：是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器。結(jié)構(gòu)與EPROM相同。其特點(diǎn)是：可以整體電擦除（時(shí)間1S）和按字節(jié)重新高速編程。是完全非易失性的，可以完全代替EERPOM。能進(jìn)行高速編程。 如:28F256芯片，每個(gè)字節(jié)編程需100μs，整個(gè)芯片0.5s； 最少可以擦寫一萬(wàn)次，通?？蛇_(dá)到10萬(wàn)次；CMOS低功耗，最大工作電流30mA。與EEPROM進(jìn)行比較具有容量大、價(jià)格低、可靠性高等明顯優(yōu)勢(shì)?？觳列痛鎯?chǔ)器還可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。典型的芯片有27F256/28F016/28F020等。掩膜ROM內(nèi)容只能讀出，不能改變.半導(dǎo)體廠家用掩膜技術(shù)寫入程序成本低，適用于批量生產(chǎn)不適用研究工作

PROM可編程ROM內(nèi)容只能讀出，不能改變.用戶使用特殊方法進(jìn)行編程，只能寫一次，一次編程不能修改。適用于批量生產(chǎn)不適用研究工作EPROM光可擦除PROM固化程序用紫外線光照5～15分鐘擦除，擦除后可以重新固化新的程序和數(shù)據(jù)。用戶可以對(duì)芯片進(jìn)行多次編程和擦除。適用于研究工作不適用于批量生產(chǎn)。E2PROM電可擦除PROM實(shí)現(xiàn)全片和字節(jié)擦寫改寫，作為非易失性RAM使用。集成度和速度不及EPROM，價(jià)格高，擦寫在原系統(tǒng)中在線進(jìn)行。FlashMemory快速電擦寫存儲(chǔ)器可以整體電擦除（時(shí)間1S）和按字節(jié)重新高速編程。CMOS低功耗；編程快（每個(gè)字節(jié)編程100μs整個(gè)芯片0.5s）；擦寫次數(shù)多（通常可達(dá)到10萬(wàn)）與E2PROM比較：容量大、價(jià)格低、可靠性高等優(yōu)勢(shì)。用于PC機(jī)內(nèi)裝操作系統(tǒng)和系統(tǒng)不能丟失初始功能的專門領(lǐng)域。需要周期性地修改被存儲(chǔ)的數(shù)據(jù)表的場(chǎng)合。分類信息存取方式特點(diǎn)用途只讀存儲(chǔ)器ROM分類7.4微機(jī)內(nèi)存區(qū)域劃分

微型計(jì)算機(jī)內(nèi)存從0開(kāi)始編址，它與I/O分別獨(dú)立編址，末地址與處理器尋址能力有關(guān)。微型計(jì)算機(jī)內(nèi)存的整個(gè)物理地址空間劃分若干區(qū)域：常規(guī)內(nèi)存、保留內(nèi)存和擴(kuò)展內(nèi)存等。7.5

存儲(chǔ)器與CPU的連接7.5.1存儲(chǔ)器與CPU連接時(shí)應(yīng)注意的問(wèn)題

7.5.2存儲(chǔ)器地址譯碼方法

7.5.3存儲(chǔ)芯片的擴(kuò)展

如何用容量較小、字長(zhǎng)較短的芯片組成微機(jī)系統(tǒng)所需容量和字長(zhǎng)的存儲(chǔ)器？7.5.1存儲(chǔ)器與CPU連接時(shí)應(yīng)注意的問(wèn)題

CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作過(guò)程：首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過(guò)控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接。包括：

?地址線的連接；?數(shù)據(jù)線的連接；?控制線的連接。在連接中要考慮以下問(wèn)題：

一、存儲(chǔ)器與CPU之間的時(shí)序配合CPU對(duì)存儲(chǔ)器進(jìn)行讀操作時(shí)，CPU發(fā)出地址和讀命令后，存儲(chǔ)器必須在規(guī)定時(shí)間內(nèi)給出有效數(shù)據(jù)。而當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行寫操作時(shí)，存儲(chǔ)器必須在寫脈沖規(guī)定的時(shí)間內(nèi)將數(shù)據(jù)寫入指定存儲(chǔ)單元二、CPU總線負(fù)載能力

地址線、控制線是單向的，故采用單向驅(qū)動(dòng)器數(shù)據(jù)線是雙向傳送的，故采用雙向驅(qū)動(dòng)器三、存儲(chǔ)器芯片的選用應(yīng)根據(jù)存儲(chǔ)器的存放對(duì)象、總體性能、芯片的類型和特征等方面綜合考慮。

1、對(duì)芯片類型的選用

2、對(duì)芯片型號(hào)的選用

如何用CPU的存儲(chǔ)器讀寫信號(hào)同存儲(chǔ)器芯片的控制信號(hào)線連接，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀寫操作。

簡(jiǎn)單系統(tǒng)：CPU讀寫信號(hào)與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。

復(fù)雜系統(tǒng)：CPU讀寫信號(hào)和其它信號(hào)組合后與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。

CPU讀信號(hào)最終和存儲(chǔ)器的讀信號(hào)相連，CPU寫信號(hào)最終和存儲(chǔ)器的寫信號(hào)相連。四、存儲(chǔ)器與控制總線的連接（片選、讀、寫）

若一個(gè)芯片內(nèi)的存儲(chǔ)單元是8位，則它自身就作為一組，其引腳D0～D7可以和系統(tǒng)數(shù)據(jù)總線D0～D7或D8～D15直接相連。若一組芯片(4個(gè)或8個(gè))才能組成8位存儲(chǔ)單元的結(jié)構(gòu)，則組內(nèi)不同芯片應(yīng)與不同的數(shù)據(jù)總線相連。

61168086D7D0I/O8I/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D6五、存儲(chǔ)器與數(shù)據(jù)總線的連接數(shù)據(jù)線是CPU與存儲(chǔ)器交換信息的通路，連接要考慮驅(qū)動(dòng)問(wèn)題及字長(zhǎng)。

將用以“字選”的低位地址總線直接與存貯芯片的地址引腳相連，將用以“片選”的高位地址總線送入譯碼器?？梢愿鶕?jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把CPU的地址線分為芯片外(指存儲(chǔ)器芯片)地址和芯片內(nèi)的地址，片外地址經(jīng)地址譯碼器譯碼后輸出。作為存儲(chǔ)器芯片的片選信號(hào)，用來(lái)選中CPU所要訪問(wèn)的存儲(chǔ)器芯片。片內(nèi)地址線直接接到所要訪問(wèn)的存儲(chǔ)器芯片的地址引腳，用來(lái)直接選中該芯片中的一個(gè)存儲(chǔ)單元。對(duì)4K×8b的2732而言，片外地址線為A19～A12，片內(nèi)地址線為A11～A0；對(duì)2K×8b的6116而言，片外地址線為A19～A11，片內(nèi)地址線為A10～A0。27328086譯碼器A19~A12A11~A0A11~A061168086譯碼器A19~A11A10~A0A10~A0六、存儲(chǔ)器與地址總線的連接

4．讀寫線OE、WE(R/W) 連接讀寫控制線RD、WR。存儲(chǔ)器與微型機(jī)三總線的連接：

DB0～n

AD0～ND0～nA0～N

ADN+1CSR/WR/W微型機(jī)存儲(chǔ)器1．?dāng)?shù)據(jù)線D0～n

連接數(shù)據(jù)總線DB0～n

2．地址線A0～N

連接地址總線低位AD0～N。3.片選線CS*

連接地址總線高位ABN+1。7.5.2存儲(chǔ)器地址譯碼方法在微型計(jì)算機(jī)系統(tǒng)中，每當(dāng)訪問(wèn)外部存儲(chǔ)器或I/O時(shí)就進(jìn)入總線周期，這需要指示具體要訪問(wèn)的單元或端口即地址，系統(tǒng)是通過(guò)地址總線來(lái)尋找存儲(chǔ)器的，因此需要地址譯碼，通過(guò)譯碼邏輯輸出有效的片選信號(hào)以選中某存儲(chǔ)器單元或端口。存儲(chǔ)器擴(kuò)展就是用多個(gè)存儲(chǔ)器芯片構(gòu)成一定容量的存儲(chǔ)器模塊，需要地址線的參與，這就涉及地址譯碼及譯碼方式問(wèn)題。

所謂地址譯碼就是將某個(gè)特定地址編碼輸入翻譯成唯一有效輸出的過(guò)程。而譯碼的結(jié)果就是輸出有效的邏輯，輸出的邏輯通常接存儲(chǔ)器的片選信號(hào)。常用的片選控制譯碼方法有線選法、譯碼法（部分譯碼法、全譯碼法）等。（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12線選結(jié)構(gòu)示意圖線選法當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯片的片選信號(hào)，每一根地址線選通一塊芯片，這種方法稱為線選法。4個(gè)片選信號(hào)必須使用4根地址線，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是：系統(tǒng)必須保證A16～A13不能同時(shí)為有效低電平；同部分譯碼法一樣，因?yàn)樽罡叨蔚刂沸盘?hào)（A19～A15） 不參與譯碼，也存在地址重疊問(wèn)題；A13

A16A14

A15思考：試寫出各芯片占用的地址空間。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7部分譯碼法

用高位地址中的一部分地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4譯碼器A0~A12A13~A14Y0Y1Y3…芯片A19~A15

A14A13A12~A0地址空間（順序方式）①001111111111111～0000000000000②01③10④11系統(tǒng)最高段地址信號(hào)（A19～A15

）不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。共占用25組地址00000……11000……11111110001100011000001FFFH～000000H……0C1FFFH～0C0000H……0F9FFFH～0F8000H造成地址空間的重疊0C3FFFH～0C2000H0C5FFFH～0C4000H0C7FFFH～0C6000H全譯碼法用全部的高位地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS

8KB(8)CS譯碼器A0~A12A13~A19Y0Y1Y3…全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13譯碼電路可以使用門電路組合邏輯；A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y譯碼電路更多的是采用集成譯碼器：常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS15474LS138功能表片選輸入編碼輸入輸出G1G2A*G2B*CBAY7*——Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無(wú)效）下圖為全譯碼的2個(gè)例子。前一例采用門電路譯碼，后例采用3–8譯碼器譯碼。單片2764（8K×8位，EPROM）在高位地址A19～A13=0000110時(shí)被選中，其地址范圍為0C000H～0DFFFH。7.5.3存儲(chǔ)芯片的擴(kuò)展用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中——存儲(chǔ)器的擴(kuò)展。位擴(kuò)展字?jǐn)U展字位擴(kuò)展當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足芯片每個(gè)單元中的字長(zhǎng)不滿足，單元數(shù)也不滿足⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器當(dāng)存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)不滿足系統(tǒng)存儲(chǔ)器要求時(shí)要進(jìn)行位擴(kuò)展位擴(kuò)展即用多個(gè)存儲(chǔ)器芯片組成一個(gè)整體,使數(shù)據(jù)位數(shù)增加而單元個(gè)數(shù)不變。A0~A15R/WCS等效為64K*8A0~A15D0~D7R/WCS一、位擴(kuò)展位擴(kuò)展連接方法芯片的地址線全部并聯(lián)且與地址總線相應(yīng)的地址線連接片選信號(hào)線并聯(lián),可以接控制總線中的存儲(chǔ)器信號(hào),也可以接地址線高位,或接地址譯碼器的輸出端讀寫控制信號(hào)并連接到控制總線中的讀寫控制線上數(shù)據(jù)線分高低部分分別與數(shù)據(jù)總線相應(yīng)位連接

二、字?jǐn)U展用8K×8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

所謂字?jǐn)U展就是存儲(chǔ)單元數(shù)的擴(kuò)展,由于存儲(chǔ)單元的個(gè)數(shù)取決于地址線,而與數(shù)據(jù)線無(wú)關(guān),因此,字?jǐn)U展實(shí)際上就是地址線的擴(kuò)展,即增加地址線的條數(shù).A0~A12R/W64K*8A0~A15D0~D7R/WCS等效為字?jǐn)U展連接方法首先求出組成大的存儲(chǔ)器模塊所需芯片數(shù)各芯片的數(shù)據(jù)線并聯(lián)且接到數(shù)據(jù)總線的相應(yīng)數(shù)據(jù)線上芯片本身的地址線并聯(lián)到地址總線的相應(yīng)地址線上,地址總線高位接譯碼器,譯碼器輸出端接到各個(gè)芯片的片選信號(hào).讀寫控制倍與控制總線中相應(yīng)的信號(hào)相連.三、字位全擴(kuò)展用16K×4bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器16K*416K*4D0~D3D4~D716K*416K*416K*416K*416K*416K*4首先對(duì)芯片分組進(jìn)行位擴(kuò)展，以實(shí)現(xiàn)按字節(jié)編址；其次設(shè)計(jì)個(gè)芯片組的片選進(jìn)行字?jǐn)U展，以滿足容量要求；64K*8A0~A15D0~D7R/WCS等效為A0~A13R/W2－4譯碼器A15A14CS字位全擴(kuò)展連接方法首先計(jì)算出組成存儲(chǔ)器模塊所需芯片數(shù)進(jìn)行位擴(kuò)展:地址線并聯(lián)到地址總線的相應(yīng)地址線上,地址總線高位接譯碼器,譯碼器輸出端接到各個(gè)芯片的片選信號(hào).讀寫控制倍與控制總線中相應(yīng)的信號(hào)相連數(shù)據(jù)線分高低幾部分分別與數(shù)據(jù)總線的相應(yīng)位連接進(jìn)行字?jǐn)U展:地址線的接法;片選信號(hào)必須分開(kāi),根據(jù)要求合理分配和組織存儲(chǔ)器的地址空間注意芯片的引腳信號(hào)8086最小模式與SRAM的連接：8086與ROM的連接：例：

某微機(jī)系統(tǒng)地址總線為16位，實(shí)際存儲(chǔ)器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設(shè)計(jì)譯碼電路。設(shè)計(jì)的一般步驟:①該系統(tǒng)的尋址空間最大為64KB，假定實(shí)際存儲(chǔ)器占用最低16KB的存儲(chǔ)空間，即地址為0000H-3FFFH。其中0000H-1FFFH為EPROM區(qū)，2000H-3FFFH為RAM區(qū)。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM區(qū)RAM區(qū)地址分配圖②根據(jù)所采用的存儲(chǔ)芯片容量，可畫(huà)出地址分配圖；地址分配表。③確定譯碼方法并畫(huà)出相應(yīng)的地址位圖。④根據(jù)地址位圖，可考慮用3-8譯碼器完成一次譯碼，用適當(dāng)邏輯門完成二次譯碼。ROM:0000H-07FFH,0800H-0FFF