安徽大學(xué)數(shù)電試卷_第1頁
安徽大學(xué)數(shù)電試卷_第2頁
安徽大學(xué)數(shù)電試卷_第3頁
安徽大學(xué)數(shù)電試卷_第4頁
安徽大學(xué)數(shù)電試卷_第5頁
已閱讀5頁,還剩5頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

安徽大學(xué)2008—2009學(xué)年第二學(xué)期《數(shù)字電子技術(shù)》考試試卷(A卷)(閉卷時間120分鐘)題號一二三四五總分得分閱卷人一、填空題(每空2分,共20分) 得分1、 CMOS邏輯門電路是目前應(yīng)用最廣泛的邏輯門電路。其優(yōu)點是集成度高,,扇出數(shù)大,噪聲容限亦大,開關(guān)速度較高。名線姓訂2、 TTL反相器的輸入級由BJT名線姓訂和增強帶負載的能力。3、 在數(shù)字電路中,不論哪一種邏輯門電路,其中的關(guān)鍵器件是MOS管或BJT,它們均可以作為器件。業(yè)題專答4、 業(yè)題專答5、 鎖存器和觸發(fā)器都是具有存儲功能的邏輯電路,是構(gòu)成時序電路的基本單元,每個鎖存器或觸發(fā)器都能存儲位二值信息。6、觸發(fā)器是對時鐘脈沖敏感的電路。7、 當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化,而變化的時間有差異的現(xiàn)象稱為競爭,由競爭而可能產(chǎn)生輸出干擾的現(xiàn)象稱為。8、 在邏輯體制中有正、負邏輯的規(guī)定,正負邏輯可以等效變換,對于正邏輯的“與非”功能,變換成負邏輯相當(dāng)于"”功能。9、時序邏輯電路分為同步時序和兩大類。10、 同步時序電路的設(shè)計,首先根據(jù)邏輯功能的需求,導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表,有必要時需進行,繼而對狀態(tài)進行編碼,然后根據(jù)狀態(tài)表導(dǎo)出激勵方程組和輸出方程組,最后畫出邏輯圖完成設(shè)計任務(wù)。

得分二、單選題(每題1分,計5分)TOC\o"1-5"\h\z1、十進制數(shù)56的8421BCD碼是( )。(A)00111000 (B)1011100 (C)01010110 (D)10101102、 有三個輸入端的或非門電路,要求輸出為高電平,其輸入端應(yīng)是( )。(A)全部為高電平 (B)至少一個端為低電平(C)全部為低電平 (D)至少一個端為高電平3、 基本RS鎖存器如圖1所示,為使鎖存器處于“置1”狀態(tài),其SR應(yīng)為( )。(A)SR=00 (B)SR=01 (C)SR=10 (D)SR=11RcFRcF圖14、將與非門作非門使用,則多余輸入端可做處理。(A)全部接高電平 (B)部分接高電平,部分接地(C)全部接地 (D)部分接地,部分懸空5、 測得某邏輯門輸入A,B和輸出F的波形如圖2所示,則F(A,B)的表達式為( )。AL_B——F 圖2(A)F=AB(B)(A)F=AB(B)F=A+B (C)F=而(D)F二A十B得分三、計算題(第一小題5分,第二小題10分,共15分)1、用代數(shù)法化簡邏輯表達式F=AB+AC+BC+CD+D。解:

2、用卡諾圖法化簡邏輯式F(A,B,C,DXEm(0,2,4,5,6,7,12)+Ed(8,10)。得分解:得分四、分析題(第一題5分,第二題10分,第三題15分,共30分)1、TTL三態(tài)門如圖3所示。在圖示輸入波形的情況下,畫出其輸出端L的波形。1、裝-超訂訂裝-超訂訂勿-業(yè)題專答C (ESN解:2、用74138構(gòu)成一個多功能組合邏輯電路,如圖4所示。電路中,X為功能選擇輸入信號,a和b為輸入邏輯變量,L為輸出信號。(1)試寫出電路輸出函數(shù)L的邏輯表達式。(2)如果功能選擇輸入信號X取“0”,則此電路的功能是什么?其中:Y=其中:Y=E3E2饑?m0=CBA,m1=CBA解:3、電路如圖5所示。(1)寫出各觸發(fā)器驅(qū)動方程;(2)寫出觸發(fā)器特性方程;(3)導(dǎo)出電路的狀態(tài)表;(4)畫出電路狀態(tài)圖;(5)畫出時序圖(設(shè)電路初始狀態(tài)為000);(6)說明電路是否可以自啟動。圖5解:裝-超裝-超訂訂勿-業(yè)題:專答-五、設(shè)計題(每小題10分,共30分)得分1、某雷達站有3部雷達A、B、C,其中雷達A和B工作時消耗的功率相等,雷達C消耗的功率是雷達A的兩倍。這些雷達由兩臺發(fā)電機X和Y供電,發(fā)電機X的最大輸出功率等于雷達A的功率消耗,發(fā)電機Y的最大輸出功率是X的3倍。要求設(shè)計一個邏輯電路,能夠根據(jù)各雷達的啟動和關(guān)閉信號,以最節(jié)約電能的方式啟、停發(fā)電機;并用與非門實現(xiàn)該邏輯電路。解:2、試用兩片74LVC161,采用反饋清零法設(shè)計四十四進制計數(shù)器。表1:74LVC161邏輯功能表清零預(yù)置使能CEPCET時鐘CP預(yù)置數(shù)據(jù)輸入DDDDLXXXX3X2X1X0XHLXXtDDDDHHLXX3X2X1X0XHHXLXXXXXHHHHtXXXX_輸_出計數(shù)Q Q Q—32 1L L LD D D3 2 1保持保持解:Q0

LD0TCL***PEcCEPDDDDCETCP74161(0)TCQQQQCRpeJLCEPnnn0 1 23CETCP>74161(1

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論