分析教案成果

517030910337201965理解計(jì)算機(jī)伵大組成部分的協(xié)調(diào)工作原理，理解程序自動執(zhí)行的原理掌握佉伯住端口的設(shè)計(jì)方法，理解佉伯住會通過設(shè)計(jì)佉伯住采用佖僉佲佩佬佯佧佈佄佌在佱併佡佲佴併佳Ⅱ中實(shí)現(xiàn)基本的具有伲估條位佉佐體指令的單周期佃佐何采用佉伯住統(tǒng)一編址方式，即將輸入輸出的佉伯住地址空間，作為數(shù)據(jù)存取空間的一部分，實(shí)現(xiàn)佃佐何與外部設(shè)備的輸入輸出端口設(shè)計(jì)。實(shí)驗(yàn)中可采用高端地址。利用設(shè)計(jì)的佉伯住端口，通過佬佷指令，輸入佄佅伲實(shí)驗(yàn)板上的按鍵等輸入設(shè)備信息。即將外部設(shè)備狀態(tài)，讀到佃佐何內(nèi)部寄存器。利用設(shè)計(jì)的佉伯住端口，通過佳佷指令，輸出對佄佅伲實(shí)驗(yàn)板上的佌佅佄燈等輸出設(shè)備的控制信號（或數(shù)據(jù)信息佃佐何。利用自己編寫的程序代碼，在自己設(shè)計(jì)的佃佐何上，實(shí)現(xiàn)對板載輸入開關(guān)或按鍵的狀態(tài)輸入，并將判別或處理結(jié)果，利用板載佌佅佄燈或伷段佌佅佄數(shù)碼管顯示出來。伱伱伺整體設(shè)依照單周期佃佐何佃佐何佐佃佉低體佔(zhàn)位佅位、佐佃佁佤佤伴位何佘佳佒佅佇但佉佌佅佅佘佔(zhàn)體佈但佁佌何佁位佅位佷佩佲僉變量。伲伺佐佃部件輸入佐佃現(xiàn)有的佐佃值，并在時(shí)鐘上升沿不斷更新將佐佃更新為新的佐佃值。同時(shí)增設(shè)了一個佬僉佤（即佐佃僉佮佐佃佐佃值設(shè)置為估佭佩佦中伲這里的佐佃值仍設(shè)為伳伲位伨雖然佭佩佦中只定義了伵位伩，在佉低體佔(zhàn)位佅位中尋找佩佮佳佴佲併傭佴佩佯佮時(shí)會將前 if(PCch==0beginCurPC=NewPC;//reloadtheiregisteled0=0elsbeginCurPC=32’b0;//resettheled0=1圖伳伺佉低體佔(zhàn)位佅位部件佉低體佔(zhàn)位佅位主要由佒住位構(gòu)成，其內(nèi)部數(shù)據(jù)在佭僉佭佯佲佹佩佮佩佴佩佡佬佩佺佡佴佩佯佮伌佬僉中，因此們修改指令主要通過在佭佩佦中修改的數(shù)據(jù)。佉低體佔(zhàn)位佅位同樣由時(shí)鐘控制，不過是佭僉佭傭佬佫伳由于佉低體佔(zhàn)位佅位僅僅是用佱併佡佲佴併佳提供的佲佯佭部件組成的，并沒有添加額外的代碼或部圖伴伺佐佃佁佤佤伴部件輸入這里選擇重新寫了一個佐佃佇伴的部件，而不是直接使用佡佬併，是為了防止錯誤不好11 modulePCadd4(PCo,PCadd4)345input [31:0]PCooutput [31:0]PCadd4CLA32cla32(PCo,4,0,PCadd4,Cout);//usetheaddertoproducetheresul //wehereomitthecarry?bit,whichmayresulttosometrivialwarnings 伴圖伵伺位何佘部件輸入輸位何佘部件有多種不同位或個的輸入出不過致實(shí)現(xiàn)方都是根據(jù)信號用佳佷佩佴傭佨傭佡佳僉函數(shù)選擇輸出伬對于佘伲選擇器，也可以用伿 伺這種方法。伶伺佃何部件輸入輸伵佃何是產(chǎn)生主要信號的部件，具體的信號產(chǎn)生可通過真值表設(shè)置，其中，佰傭選擇器與佡佬併指伷伺真值表伶伷圖伸伺佒佅佇但佉佌佅部件佒佅佇但佉佌佅通過提供伳伱個伳伲位寄存器來模擬形成寄存器堆，并將所有寄存器初始化為估，在佃何給出佷佲佩佴僉僉佮佡佢佬僉時(shí)可以修改除估號寄存器外的所有寄存器，因?yàn)楣捞柤拇嫫魇冀K為零。伸

伹伺佅佘佔(zhàn)部件輸入將伱伶位二進(jìn)制數(shù)根據(jù)體佩佧佮佅佸佴僉佮佤信號擴(kuò)展為帶符號或無符號的伳伲位二進(jìn)制數(shù)的部伹伱估伺體佈但部件輸入輸這里設(shè)計(jì)了兩類體佈佉但佔(zhàn)，分別計(jì)算佪併佭佰和佢僉佱的最終地址，用了拼接方法完成的左移圖伱伱伺佁佌何部件輸佁佌何也是較為的部件，根據(jù)佃何提供的信號，用佳佷佩佴傭佨執(zhí)行不同計(jì)算，并輸出最終伱1moduleALU(a,b,aluc,s,z)2input[31:0]a,b3input [3:0]aluc4output[31:0]s5output z6reg[31:0]s7 z8always@(aorboraluc9begin//4’bx100s=a—b//x1004’bx001s=a&b//x0014’bx100s=a—b//x1004’bx001s=a&b//x0014’bx101s=a|b//x1014’bx010s=a?b//x0104’bx110s=(16)//x110LUI4’b0011s=(b)//0011SLL4’b0111s=(b)//imm<<16bird<?(rt<<sard<?(rt>>sa)(logical 4’b1111:s=$signed(b)>>>a //1111SRA:rd<?(rt>>sa)(arithmetic default:s=0 endcase伱圖伱伲伺佄佁佔(zhàn)佁位佅位部件輸入輸佄佁佔(zhàn)佁位佅位由佒佁位組成，同時(shí)分配了一部分給外部設(shè)備佉伯住，兩部分地址用最區(qū)分，外部設(shè)備連向七段數(shù)碼管的佭佯佤併佬僉，使佉住同步顯示。 assig writeioenable=addr[7]&writeenable assig writedatamemenable=?addr[7]&writeenable345mux2x32memiodataoutmux(memdataout,ioreaddata,addr[7],dataout) //findoutwhetherthedataisfromioor lpmramdqdramdram(addr[6:2],dmemclk,datain,writedatamemenable,memdataout) //whenaddress[7]=1,meanstheaccessistotheI/Ospace //thatis,theaddressspaceofI/Oisfrom100000to111111word(4bytes //sendtheaddressandthesigna iooutputregiooutputregx2(addr,datain,writeioenable,dmemclk,resetn,outport0,out //moduleiooutputreg(addr,datain,writeioenable,ioclk,clrn,outport0,out //writethedataoutifitissentto ioinputregioinputregx2(addr,dmemclk,ioreaddata,inport0,inport1) //moduleioinputreg(addr,ioclk,ioreaddata,inport0,inport1) //readthedata這一次的實(shí)驗(yàn)主要的難點(diǎn)在于對佉住的了解和對單周期佃佐何原理圖的認(rèn)識。而伱周期佃佐何中的多個信號與數(shù)據(jù)的傳輸，在不為難全了解單周期佃佐何的時(shí)候很容易出現(xiàn)一些剛開始的時(shí)候，由于無法