第5章電力電子裝置控制系統(tǒng)設(shè)計(jì)-s

第5章電力電子裝置控制系統(tǒng)及其設(shè)計(jì)武漢大學(xué)電氣工程學(xué)院本章主要內(nèi)容第5章電力電子裝置控制系統(tǒng)及其設(shè)計(jì)5.1電力電子裝置控制系統(tǒng)的構(gòu)成5.2常用控制芯片介紹5.3電力電子裝置控制系統(tǒng)設(shè)計(jì)5.4基于DSP+FPGA的電力電子裝置控制系統(tǒng)設(shè)計(jì)及開發(fā)控制系統(tǒng)包含以下各個(gè)部分：信號(hào)變換——信號(hào)隔離、變換、采集輔助電源——提供控制系統(tǒng)的工作電源保護(hù)電路——提供針對(duì)裝置本體的各種保護(hù)，如過壓、過流、過熱保護(hù)控制電路——根據(jù)裝置功能及系統(tǒng)狀態(tài)，根據(jù)預(yù)定算法得到電力電子器件的開關(guān)控制信號(hào)驅(qū)動(dòng)電路——控制系統(tǒng)于主回路的接口，既可以看成主回路一部分，亦可看成控制系統(tǒng)一部分后臺(tái)監(jiān)控——可選5.1電力電子裝置控制系統(tǒng)構(gòu)成電力電子裝置控制系統(tǒng)特點(diǎn)(PWM變換器)：目前控制算法一般分為內(nèi)外環(huán)，相應(yīng)的控制系統(tǒng)應(yīng)有明顯的區(qū)隔；通用性，一般只要改算法就可以實(shí)現(xiàn)不同的裝置功能；決定了裝置運(yùn)行的邏輯和時(shí)序，通常保護(hù)算法也由其實(shí)現(xiàn)，也可以采用獨(dú)立的保護(hù)系統(tǒng)作為后備；必要的時(shí)候需要冗余系統(tǒng)；5.1電力電子裝置控制系統(tǒng)構(gòu)成APF控制系統(tǒng)框圖5.1電力電子裝置控制系統(tǒng)構(gòu)成光伏控制系統(tǒng)框圖5.1電力電子裝置控制系統(tǒng)構(gòu)成控制系統(tǒng)的核心是各種微處理器，例如各種單片機(jī)、數(shù)字信號(hào)處理器(DSPs)、大規(guī)?？删幊踢壿嬈骷?FPGA)、各種專門的處理芯片。下面介紹常用的DSP、FPGA的相關(guān)知識(shí)。5.2常用控制芯片一、數(shù)字信號(hào)處理單片機(jī)1、基本特征DSP芯片，也稱數(shù)字信號(hào)處理器DSPs。它是一種特別適合于實(shí)時(shí)，快速數(shù)字信號(hào)處理運(yùn)算的微處理器，它為實(shí)現(xiàn)數(shù)字信號(hào)處理，從硬件和軟件上做了優(yōu)化。具有如下特征：

采用改進(jìn)的哈佛結(jié)構(gòu)

馮.諾依曼結(jié)構(gòu)：程序數(shù)據(jù)統(tǒng)一編址，單一的地址數(shù)據(jù)線(如80C196)

哈佛結(jié)構(gòu)：程序、數(shù)據(jù)存儲(chǔ)空間分開，各有地址數(shù)據(jù)線(如80C51)

此外，片內(nèi)地址數(shù)據(jù)總線分成三組，這使得處理指令，數(shù)據(jù)同時(shí)進(jìn)行，從而大大提高效率。一、數(shù)字信號(hào)處理單片機(jī)流水線操作，減小指令執(zhí)行時(shí)間流水線深度2~8級(jí)深度不等，上述結(jié)構(gòu)為流水線的實(shí)現(xiàn)創(chuàng)造了條件。專用的硬件乘法器

在51/96單片機(jī)中雖有乘法指令，如MULD，DIV，但都是軟件實(shí)現(xiàn)的，由加法器實(shí)現(xiàn)(沒有硬件乘法)，需要幾個(gè)指令周期(如196>12周期)，在數(shù)字信號(hào)處理中乘法和累加是基本的大量的運(yùn)算。如卷積、數(shù)字濾波、FFT、相關(guān)、矩正運(yùn)算都有大量的類似的運(yùn)算。而DSP中設(shè)置了硬件乘法器和MACD(乘法累加)一類的指令，使上述每步操作可以在單周期內(nèi)完成，運(yùn)算速度大大提高。一、數(shù)字信號(hào)處理單片機(jī)DSP的特殊指令基于DSP的特殊結(jié)構(gòu)，DSP的指令能完成多步操作。(不同于一般的單片機(jī)及PC)

如：MACD=APAC+LT+MPY+DMOV

又如為FFT應(yīng)用的“位倒序（bit-reversed)指令DSP的快速指令周期(基于高速主頻,可達(dá)1GHz)由于上述特點(diǎn)，使得ＤＳＰ的指令周期在１００ns以下，目前最快的達(dá)到5ns。這為實(shí)時(shí)快速ＤＳＰ應(yīng)用提供了硬件基礎(chǔ)。多核芯DSP:集成2/4/6芯DSP如：TI/ADI公司一、數(shù)字信號(hào)處理單片機(jī)2、與普通MCU的區(qū)別都是面向系統(tǒng)設(shè)計(jì)的單片微處理器，DSPs更多的優(yōu)勢(shì)在于可以應(yīng)對(duì)復(fù)雜的算法，而不太關(guān)注對(duì)外圍接口的控制，因此有個(gè)通俗而形象的特征“頭腦發(fā)達(dá)、四肢簡(jiǎn)單”。隨著電力電子裝置所要實(shí)現(xiàn)的功能日益復(fù)雜，所采用的算法的計(jì)算量和實(shí)時(shí)性的要求，結(jié)合普通MCU的特性，一些專門用于電力電子裝置的DSPs逐步面世。一、數(shù)字信號(hào)處理單片機(jī)3、TMS320系列DSPs目前，TI的DSP有三大系列（平臺(tái)），每個(gè)系列間互不兼容，但是每個(gè)系列不同類型的芯片具有：相同的CPU，指令兼容、片內(nèi)存儲(chǔ)器不同、外設(shè)不同。TMS320C2000系列（定點(diǎn)/浮點(diǎn)）此系列側(cè)重于工業(yè)控制。DSP上集成了適合于工業(yè)控制的外設(shè)——DSP控制器。TMS320C5000系列：（定點(diǎn)）包括C54XX/C55XX/C540X等，具有低功耗，高速等特點(diǎn)，主要應(yīng)用于無(wú)線通訊等手持設(shè)備及消費(fèi)電子。一、數(shù)字信號(hào)處理單片機(jī)TMS320C6000系列：（速度最快、有多核器件）包括C62X/C64（定點(diǎn)）/C67X（浮點(diǎn)），適合于高速，大運(yùn)算量的高端運(yùn)用。如無(wú)線基站，GPS，圖象處理，多媒體等。TMS320C5000系列：（定點(diǎn)）包括C54XX/C55XX/C540X等，具有低功耗，高速等特點(diǎn)，主要應(yīng)用于無(wú)線通訊等手持設(shè)備及消費(fèi)電子。其他產(chǎn)品：（非主流產(chǎn)品）如：C3X：如C30/1/2/3，其中C32應(yīng)用較多，價(jià)格較低。一、數(shù)字信號(hào)處理單片機(jī)4、C2000平臺(tái)（系列）該系列是從C2X，C5X發(fā)展而來(lái)的。主要特點(diǎn)：共用C2XLP、C28X核芯（向下兼容），有相同的指令集，為定點(diǎn)/浮點(diǎn)DSP(F2833X、F2834X)片內(nèi)有較大的FlashRAM(其他系列沒有）及SRAM，降低了成本，使用方便集成了應(yīng)用于工業(yè)控制的外設(shè)：如：A/D，EVM(PWM、CAP、QEP)，SPI，SCI，CAN，WD等功耗低性價(jià)比高（＜200元）一、數(shù)字信號(hào)處理單片機(jī)C20X：C203X，F(xiàn)206/7C24X：F240/1/2/3LC240X：LF2402/4/6/7($10.35)C2XLP：C28X：F280x:F2806/F2808/F2809(F281X的改進(jìn)型$13.8);

F281x:LF2810/2812($15.75);F2823x:F28232/F28234/F28235：無(wú)浮點(diǎn)型F2833xDSP($14.55);F2833x:F28332/F28334/F28335：浮點(diǎn)型DSP(150MHZ)($15.65);

F2834x:F28341~6：浮點(diǎn)型DSP(無(wú)FLASH/ADC；300MHZ)($16~20);

C2000其中：F241/F243LF2406/LF2407LF2810/LF2812性能一樣，前者無(wú)外部總線參數(shù)器件CPU核芯指令周期(ns)ROM/Flash(Word)RAMA/DEVMSPISCICANC203C2XLP<40MHZ25/35/50F:32K54411F20625/35/50F:16K45K11F24050F:16K54410bit(16ch)1111F24150F:8K54410bit(8ch)1111F24350F:8K54410bit(8ch)1111LF240633/25F:32K2.5k10bit(16ch)2111LF240733/25F:32K2.5k10bit(16ch)2111LF2810C281x(150MHZ)6.67F:64K18k12bit(16ch)2121LF28126.67F:128K18k12bit(16ch)2121F2808C280x(100MHZ)10F:64K

18k12bit(16ch)2422F28335C283x(150MHZ)6.67F:256K

34k12bit(16ch)2132二、現(xiàn)場(chǎng)可編程門陣列(FPGA)現(xiàn)場(chǎng)可編程門陣列FPGA(FieldProgrammableGateArray)，它是與傳統(tǒng)PLD不同的一類可編程專用集成電路。它具有類似于半定制門陣列的通用結(jié)構(gòu)，即由邏輯功能塊排列成的陣列組成，并由可編程的互連資源連接這些邏輯功能塊來(lái)實(shí)現(xiàn)所需的設(shè)計(jì)。在某種意義上說，F(xiàn)PGA是一種將門陣列的通用結(jié)構(gòu)與PLD的現(xiàn)場(chǎng)可編程特性融于一體的新型器件，具有集成度高、通用性好、設(shè)計(jì)靈活、編程方便、產(chǎn)品上市快等多方面的優(yōu)點(diǎn)。FPGA可反復(fù)編程，并能實(shí)現(xiàn)芯片功能的動(dòng)態(tài)重構(gòu)。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)FPGA的設(shè)計(jì)可在廠家提供的開發(fā)系統(tǒng)中快速有效地完成，生成的設(shè)計(jì)文件以構(gòu)造代碼的形式存儲(chǔ)在FPGA外的存儲(chǔ)體中。系統(tǒng)上電時(shí)將這些構(gòu)造代碼讀入FPGA內(nèi)由SRAM構(gòu)成的配置存儲(chǔ)器，并由各個(gè)配置存儲(chǔ)單元控制FPGA中的可編程資源實(shí)現(xiàn)用戶的專用設(shè)計(jì)。與傳統(tǒng)的可編程邏輯器件相比，F(xiàn)PGA由于采用了類似門陣列的通用結(jié)構(gòu)，其規(guī)?？梢宰龅幂^大，可實(shí)現(xiàn)的功能更強(qiáng)，設(shè)計(jì)的靈活性也更大。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)1、可編程邏輯器件分類集成度是可編程邏輯器件的一項(xiàng)很重要的指標(biāo)，如果從集成密度上分類，可分為簡(jiǎn)單可編程邏輯器件(SPLD)和高密度可編程邏輯器件(HDPLD)。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)2、可編程邏輯器件基本結(jié)構(gòu)PLD器件種類較多，不同廠商生產(chǎn)的PLD器件結(jié)構(gòu)差別較大，如圖所示為PLD器件的基本結(jié)構(gòu)框圖，它由輸入緩沖電路、與陣列、或陣列、輸出緩沖電路等四部分組成。其中“與陣列”和“或陣列”是PLD器件的主體，邏輯函數(shù)靠它們實(shí)現(xiàn)二、現(xiàn)場(chǎng)可編程門陣列(FPGA)3、可編程邏輯器件基本資源可編程邏輯器件可以由用戶編程實(shí)現(xiàn)特定要求的功能，主要是由于其提供了四種可編程資源，即位于芯片中央的可編程功能單元；位于芯片四周的可編程I/O引腳；分布在芯片各處的可編程布線資源和片內(nèi)存儲(chǔ)塊RAM。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)4、可編程邏輯器件的設(shè)計(jì)過程CPLD/FPGA器件的設(shè)計(jì)一般可以分為設(shè)計(jì)輸入、設(shè)計(jì)實(shí)現(xiàn)、設(shè)計(jì)校驗(yàn)和下載編程四個(gè)步驟，如圖所示。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)輸入設(shè)計(jì)輸入就是將設(shè)計(jì)者所設(shè)計(jì)的電路以開發(fā)軟件要求的某種形式表達(dá)出來(lái)，并輸入到相應(yīng)的軟件中。設(shè)計(jì)輸入有多種表達(dá)方式，主要包括原理圖輸入方式、硬件描述語(yǔ)言輸入方式、高級(jí)設(shè)計(jì)輸入方式、波形設(shè)計(jì)輸入方式、層次設(shè)計(jì)輸入方式和底層設(shè)計(jì)輸入方式，其中最常用的是原理圖輸入方式和硬件描述語(yǔ)言輸入方式兩種。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)施實(shí)現(xiàn)

設(shè)計(jì)實(shí)現(xiàn)主要由開發(fā)工具依據(jù)設(shè)計(jì)輸入文件自動(dòng)生成用于器件編程、波形仿真及延時(shí)分析等所需的數(shù)據(jù)文件。此部分對(duì)開發(fā)系統(tǒng)來(lái)講是核心部分，但對(duì)用戶來(lái)說，它的實(shí)現(xiàn)過程究竟如何，用戶并不關(guān)心。設(shè)計(jì)者只能通過設(shè)置“設(shè)計(jì)實(shí)現(xiàn)策略”等參數(shù)來(lái)控制設(shè)計(jì)實(shí)現(xiàn)過程。EDA開發(fā)工具進(jìn)行設(shè)計(jì)實(shí)現(xiàn)時(shí)主要完成以下四個(gè)相關(guān)任務(wù)：(1)優(yōu)化和合并。優(yōu)化是指邏輯化簡(jiǎn)，把邏輯描述轉(zhuǎn)變?yōu)樽钸m合在器件中實(shí)現(xiàn)的形式；合并是將模塊化設(shè)計(jì)產(chǎn)生的多個(gè)文件合并為一個(gè)網(wǎng)表文件，并使層次設(shè)計(jì)平面化。(2)映射。映射是把設(shè)計(jì)分為多個(gè)適合器件內(nèi)部邏輯資源實(shí)現(xiàn)的邏輯小塊的形式。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)

(3)布局和布線。布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線，且連線最少；布線是利用器件的布線資源完成各功能塊之間和反饋信號(hào)的連接。在ispLSI器件中，由GRP提供外部輸入信號(hào)和GLB之間的連線，ORP則提供GLB信號(hào)到外部引腳的連接。器件連線、資源布局及設(shè)計(jì)的復(fù)雜程度將影響布線的成功率，即布通率。另外，布局上的問題也會(huì)引起布線困難。這就需要修改設(shè)計(jì)輸入或改變?cè)O(shè)計(jì)策略來(lái)解決布線問題。

(4)生成編程文件。設(shè)計(jì)實(shí)現(xiàn)的最后一步是產(chǎn)生可供器件編程使用的數(shù)據(jù)文件。對(duì)CPLD器件而言，產(chǎn)生熔絲圖文件即JEDEC文件；對(duì)FPGA器件，則產(chǎn)生位流數(shù)據(jù)文件Bitstream。二、現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)校驗(yàn)設(shè)計(jì)校驗(yàn)包括仿真和定時(shí)分析兩部分，這一步通過仿真器和時(shí)延分析器來(lái)完成，利用編譯器產(chǎn)生的數(shù)據(jù)文件自動(dòng)完成邏輯功能仿真和延時(shí)特性仿真。在仿真文件中加載不同的激勵(lì)，可以觀察中間結(jié)果以及輸出波形。必要時(shí)，可以返回設(shè)計(jì)輸入階段，修改設(shè)計(jì)輸入，最終達(dá)到設(shè)計(jì)要求。下載編程下載編程是將設(shè)計(jì)階段生成的JEDEC文件或位流文件裝入到可編程器件中。器件編程需要滿足一定的條件，如編程電壓、編程時(shí)序和編程算法等。電力電子裝置控制系統(tǒng)設(shè)計(jì)基本內(nèi)容：明確功能硬件系統(tǒng)規(guī)劃、總體設(shè)計(jì)軟件