第2章 輸入輸出接口與過程通道-3

第2章輸入輸出接口與過程通道2.1總線技術(shù)2.2總線擴展技術(shù)2.3數(shù)字量輸入輸出接口與過程通道2.4模擬量輸入接口與過程通道2.5模擬量輸出接口與過程通道2.6基于串行總線的計算機控制系統(tǒng)硬件技術(shù)2.7硬件抗干擾技術(shù)2.5模擬量輸出接口與過程通道模擬量輸出通道是計算機控制系統(tǒng)實現(xiàn)控制輸出的關(guān)鍵。它的任務(wù)是把計算機輸出的數(shù)字量轉(zhuǎn)換成模擬電壓或電流信號，以便驅(qū)動相應(yīng)的執(zhí)行機構(gòu)，達到控制的目的。模擬量輸出通道一般由接口電路、D/A轉(zhuǎn)換器、V/I變換等組成。2.5.1模擬量輸出通道的結(jié)構(gòu)形式模擬量輸出通道的結(jié)構(gòu)形式，主要取決于輸出保持器的構(gòu)成方式。輸出保持器的作用：將前一采樣時刻的輸出信號保持到下一個采樣時刻，重新得到新的連續(xù)輸出信號。

1.一個通道設(shè)置一個數(shù)/模轉(zhuǎn)換器的形式

2.多個通道共用一個數(shù)/模轉(zhuǎn)換器的形式圖2-31一個通道一個D/A轉(zhuǎn)換器結(jié)構(gòu)圖2-32共用D/A轉(zhuǎn)換器的結(jié)構(gòu)轉(zhuǎn)換速度快、工作可靠。只適用于通路數(shù)量多且速度要求不高的場合，可靠性較差。D/A轉(zhuǎn)換器及其接口技術(shù)D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器接口技術(shù)本節(jié)主要內(nèi)容D/A轉(zhuǎn)換器定義

D/A轉(zhuǎn)換器是指將數(shù)字量轉(zhuǎn)換成模擬量的器件或裝置。D/A轉(zhuǎn)換器的種類按數(shù)字量輸入方式： 并行輸入和串行輸入按模擬量輸出方式： 電流輸出和電壓輸出按D/A轉(zhuǎn)換的分辯率： 低分辯率、中分辯率和高分辯率D/A轉(zhuǎn)換器性能指標

分辨率：通常用D/A轉(zhuǎn)換器二進制數(shù)的位數(shù)來表示， 如8位、10位、12位。分辨率為n位，表示 D/A轉(zhuǎn)換器輸入二進制數(shù)的最低有效位LSB與 滿量程輸出的l／2n相對應(yīng)。穩(wěn)定時間：輸入數(shù)字信號的變化量是滿量程時，輸出模 擬信號達到離終值1/2LSB所需的時間。一 般為幾μs。線性誤差：在滿量程輸入范圍內(nèi)，偏離理想轉(zhuǎn)換特性的 最大誤差定義為線性誤差。2.5.18位D/A轉(zhuǎn)換器接口技術(shù)

1.8位轉(zhuǎn)換器芯片DAC08321）DAC0832內(nèi)部原理框圖VREFIOUT2IOUT1RFBAGNDDGNDVCC8位DAC轉(zhuǎn)換器8位DAC寄存器8位輸入寄存器LE1LE2當(dāng)LE1=1時，Q=D當(dāng)LE1=0時，鎖存數(shù)據(jù)（MSB）DQDQ（LSB）DI7DI0ILECSWR1XFERWR2主要組成部分：

8位輸入寄存器

8位DAC寄存器

8位DAC轉(zhuǎn)換器選通控制電路2.5.2D/A轉(zhuǎn)換器及其接口技術(shù)1.8位D/A轉(zhuǎn)換器接口該電路由8位D/A轉(zhuǎn)換芯片DAC0832、運算放大器、地址譯碼電路組成。圖2-338位D/A轉(zhuǎn)換器接口CS啟動轉(zhuǎn)換鎖存數(shù)據(jù)轉(zhuǎn)換為差動電流單極性電壓輸出2.5.2D/A轉(zhuǎn)換器及其接口技術(shù)1.8位D/A轉(zhuǎn)換器接口DAC0832工作在單緩沖寄存器方式；DAC0832將輸入的數(shù)字量轉(zhuǎn)換成差動的電流輸出，經(jīng)過運算放大器A，將形成單極性電壓輸出0～＋5V；

若要形成負電壓輸出，則需接正的基準電壓。將數(shù)字量轉(zhuǎn)換后得到的輸出電流通過內(nèi)部反饋電阻流到放大器的輸出端。線性度：傳感器的線性誤差極限。線性誤差：實測曲線與理想直線之間的偏差.2）主要引腳功能：DI0～DI7：數(shù)據(jù)輸入線;Iout1、Iout2：模擬電流輸出端；ILE：輸入鎖存允許；CS：片選；WR1、WR2：寫選通；XFER：傳送控制。2.5.18位D/A接口技術(shù)3）DAC0832的主要技術(shù)指標：（1）分辨率 8位（2）電流建立時間 1μS（3）低功耗 20mW（4）單一電源 +5～+15V4）DAC0832的工作方式

a.直通方式b.單緩沖方式單緩沖方式就是使DAC0832的兩個輸入寄存器中有一個處于常通狀態(tài)，而另一個處于受控鎖存的方式。有兩種方案：①DAC寄存器常通，ILE=1，CS,WR1作控制。②8位輸入寄存器常通,XFER,WR2作控制。一般將XFER,WR2接低電平,ILE=1,CS接地址譯碼,往WR1發(fā)負脈沖即把數(shù)據(jù)線的信息存入DAC轉(zhuǎn)換器。

直通方式使DAC0832的兩個輸入寄存器都處于常通狀態(tài)。只要ILE=1，CS，WR1，WR2,XFER接低電平，則DAC轉(zhuǎn)換器直接與數(shù)據(jù)總線相連。微機系統(tǒng)中較少采用,一般用于連續(xù)反饋系統(tǒng)。2.5.18位D/A接口技術(shù)c.雙緩沖工作方式

在要求多個D/A轉(zhuǎn)換器同步工作(多個模擬輸出同時改變)時，才將DAC0832接成雙緩沖工作方式。雙緩沖方式的安排是把第一級輸入寄存器做準備數(shù)據(jù)用，第二級DAC寄存器作為統(tǒng)一控制用。即令各芯片的ILE=1,XFER=0,CS接地址譯碼器分配的地址,分別往各片WR1發(fā)負脈沖存數(shù)據(jù)至相應(yīng)輸入寄存器,然后統(tǒng)一往WR2發(fā)負脈沖把數(shù)據(jù)同時打入DAC寄存器，則各D/A轉(zhuǎn)換器輸出端就同時改變模擬輸出量。2.5.18位D/A接口技術(shù)2.8位D/A轉(zhuǎn)換器與PC總線工控機接口

硬件電路：由DAC0832、運算放大器組成。工作在單緩沖寄存器方式。Y0為低，IOW為低時，數(shù)據(jù)總線D0～D7來的數(shù)據(jù)進入輸入寄存器，D/A輸出相應(yīng)模擬量。

Y0為高時，數(shù)據(jù)鎖存在輸入寄存器，D/A轉(zhuǎn)換器輸出保持不變。DAOUT:MOVDX，300H MOV AL，7FH OUT DX，AL RET

轉(zhuǎn)換程序：設(shè)DAC0832Y0的口地址為300H，將二進制數(shù)7FH轉(zhuǎn)換為模擬電壓：2.5.18位D/A接口技術(shù)若DAC0832的口地址為BASE，則8位二進制數(shù)7EH轉(zhuǎn)換為模擬電壓的接口程序為：MOVDX，BASEMOVAL，7FHOUTDX，ALRET2.5.1D/A轉(zhuǎn)換器及其接口技術(shù)2.5.212位轉(zhuǎn)換器接口技術(shù)1.12位轉(zhuǎn)換器芯片DAC1210DAC1210原理框圖VREFIOUT2IOUT1RFBAGNDDGNDVCC12位D/A轉(zhuǎn)換器8位輸入寄存器LE1LE2（MSB）DQDQLE312位DAC寄存器4位輸入寄存器（LSB）BYTE1/2CSWR1XFERWR2DI7DI6DI5DI4DI3DI2DI1DI0DI11DI10DI9DI8

與DAC0832的2點區(qū)別:分辨率為12位，有12條數(shù)據(jù)輸入線(DI0～DI11)，采用24腳雙立直插式封裝。字節(jié)控制信號BYTE1/2控制數(shù)據(jù)的輸入。

BYTE1/2=1時，DI0～DI11同時進入兩個輸入寄存器；

BYTE1/2=0時，低4位數(shù)據(jù)DI0～DI3進入4位輸入寄存器。

電路由DACl210、輸出放大器組成。DAC1210為電流型輸出，接運放成電壓輸出。 低4位輸入寄存器的數(shù)據(jù)線(DI4～DI0)接至D7D6D5D4。12位數(shù)據(jù)需分兩次送入寄存器。先送高8位數(shù)據(jù),然后送低4位數(shù)據(jù)并將12位數(shù)據(jù)傳至12位D/A寄存器。

162.12位轉(zhuǎn)換器DAC1210與工控機接口2.5.212位D/A接口技術(shù)WR1、WR2

接IOW，只要執(zhí)行OUT指令，兩信號就有效。CS接譯碼器Y0，A0接BYTE1/2與XFER。設(shè)Y0的地址是BASE，則8位寄存器地址是BASE+1(A0=1),4位寄存器地址是BASE(A0=0)。A0=1,高8位寫入A0=0,低4位寫入,所有數(shù)據(jù)輸入第二級寄存器，D/A轉(zhuǎn)換開始

17

第一級輸入寄存器數(shù)據(jù)傳送：CPU發(fā)出OUT指令，IOW有效。地址是BASE+1，Y0有效，BYTE1／BYTE2為高電平，數(shù)據(jù)寫入高8位輸入寄存器和低4位輸入寄存器。（送12位數(shù)據(jù)的高8位）

CPU再發(fā)OUT指令，IOW有效。地址為BASE，Y0有效，BYTE1／BYTE2為低電平，數(shù)據(jù)被寫入低4位輸入寄存器。（送12位數(shù)據(jù)的低4位）2.5.212位D/A接口技術(shù)12位數(shù)據(jù)進入DAC寄存器：在CPU發(fā)出地址BASE時，A0=0，XFER=0。輸入寄存器的12位數(shù)據(jù)就進入DAC寄存器鎖存。D/A轉(zhuǎn)換程序:

設(shè)端口譯碼器Yo的地址為BASE。若將12位二進制數(shù)83FH轉(zhuǎn)換為相應(yīng)的模擬電壓。DA12OUT：

MOVDX，BASE+1 MOVAL，83H;送高8位數(shù)據(jù)

OUTDX，AL;進入8位，4位寄存器

DECDX ;地址BASE MOVAL，0F0H;送低4位數(shù)據(jù)

OUTDX，AL;進入4位寄存器,D/A轉(zhuǎn)換開始

RET2.5.212位D/A接口技術(shù)2.5.3單極性與雙極性電壓輸出電路在實際應(yīng)用中，通常采用D/A轉(zhuǎn)換器外加運算放大器的方法，把D/A轉(zhuǎn)換器的電流輸出轉(zhuǎn)換為電壓輸出。圖2-35給出D/A轉(zhuǎn)換器的單極性與雙極性輸出電路如果參考電壓為+5v,則Vout1為:0～-5v,Vout2為:±5v.圖2-35D/A轉(zhuǎn)換的單極性與雙極性輸出1.單極性輸出

-+OAVoutRfbIout1Iout2..VREFDAC0832.VOUT1為單極性輸出，若D為輸入數(shù)字量，VREF為基準參考電壓，且為n位D/A轉(zhuǎn)換器，則有：2.雙極性輸出

運放A2將運放器A1的單向輸出轉(zhuǎn)變?yōu)殡p向輸出。VVout+VREF-VREF00HFFH80HB2.5.4V/I變換1.集成V/I轉(zhuǎn)換器ZF2B20圖2-36ZF2B20引腳圖ZF2B20是通過V/I變換的方式產(chǎn)生一個與輸入電壓成比例的輸出電流。它的輸入電壓范圍是0～10V，輸出電流是4～20mA(加接地負載)，采用單正電源供電，電源電壓范圍為10～32V，它的特點是低漂移，在工作溫度為-25～85℃范圍內(nèi)，最大漂移為0．005%/℃，可用于控制和遙測系統(tǒng)，作為子系統(tǒng)之間的信息傳送和連接。

ZF2B20的輸入電阻為10KΩ，動態(tài)響應(yīng)時間小于25μS，非線性小于±0．025%。2.5.4V/I變換圖2-37V/I轉(zhuǎn)換圖(a)所示電路是一種帶初值校準的0～10V到4～20mA轉(zhuǎn)換電路。(b)則是一種帶滿度校準的0～10V到0～10mA轉(zhuǎn)換電路。2.集成V/I轉(zhuǎn)換器AD6942.5.4V/I變換AD694是一種4～20mA轉(zhuǎn)換器，適當(dāng)接線也可使其輸出范圍為0～20mA。AD694的主要特點是：輸出范圍：4～20mA,0～20mA。輸入范圍：0～2V或0～10V。電源范圍：+4.5～36V?？膳c電流輸出型D/A轉(zhuǎn)換器直接配合使用，實現(xiàn)程控電流輸出。具有開路或超限報警功能。圖2-38AD694引腳圖FB：輸入放大器反饋端；-SIG：輸入放大器反相端，一般連接FB；+SIG：輸入放大器同相端，接輸入電壓；2VFS：2V輸入選擇，接地2V，開路10V；10VFORCE：參考電壓輸出；2VSENCE：2V/10V選擇，不接：10V，接10VFORCE:2V。4mAON/OFF：4mA選擇，接地,4mA，>=3.5V,0mA。BWAD694引腳VS：電源;COM

：公共端，接地；IOUT：電流輸出端,接負載電阻;AD694引腳連接4mAON/OFF2VFS2VSENCE2.集成V/I轉(zhuǎn)換器AD6942.5.4V/I變換圖2-39AD694的基本應(yīng)用圖2-40DAC1210與AD694的接口對于0-10V輸入，4-20mA輸出，電源電壓大于12.5V的情況輸出能驅(qū)動的最大負載為：若VS=12.5V，最大RL=525Ω3.經(jīng)典V/I變換電路圖

利用電壓比較器實現(xiàn)對輸入電壓的跟蹤，保證輸出電流為所需值。

A1將輸入電壓與反饋電壓進行比較，比較器輸出電壓控制A2的輸出電壓，從而改變晶體管T1的輸出電流IL,IL的大小又影響參考電壓Vf,這種負反饋的結(jié)果是使得Vi=Vf,而此時流過負載的電流為：

PCL-726是研華公司的D/A板卡主要特點：分辨率12位線性度±1/2位

6個模擬輸出通道

16個數(shù)字量輸入通道（TTL）

16個數(shù)字量輸出通道（TTL）模擬輸出范圍：單極性電壓：0～5V，0～10V

雙極性電壓：±5V，±10V

電流：4～20mA2.5.5模擬量輸出通道模板舉例2.5.5模擬量輸出通道模板舉例圖2-41PCL-726板卡組成框圖1.板卡組成2.5.5模出通道2.寄存器地址

2.5.5模出通道3.程序設(shè)計流程（1）選模出通道（2）置高4位地址（3）輸出高4位數(shù)據(jù)（4）置低8位地址（5）輸出低8位數(shù)據(jù)并啟動轉(zhuǎn)換2.5.5模出通道4.D/A程序設(shè)計數(shù)字量與輸出電壓的關(guān)系 單極性：000H～FFFH對應(yīng)輸出0～100%。若輸出50%，則數(shù)字量是7FFH。基址定在220H，選通道2。

C語言程序段

outputb（0x220+2,0x07）//輸出高4位數(shù)據(jù)

outputb（0x220+3,0xff）//輸出低8位數(shù)據(jù)

匯編語言程序段MOV AL,07H ；高4位數(shù)據(jù)MOV DX,220H+2 ；高4位地址OUT DX,AL ；輸出高4位MOV AL,0FFH ；低8位數(shù)據(jù)MOV DX,220H+3 ；低8位地址OUT DX,AL ；輸出低8位并轉(zhuǎn)換//D/A通道l輸出50%D/A通道l輸出50%2.6硬件抗干擾技術(shù)2.6.1過程通道抗干擾技術(shù)2.6.2主機抗干擾技術(shù)2.6.3系統(tǒng)供電與接地技術(shù)為什么要研究計算機控制系統(tǒng)的抗干擾技術(shù)？

從事計算機控制工程的人員都有這樣的經(jīng)歷:

將經(jīng)過干辛萬苦安裝和調(diào)試好的樣機投入工業(yè)現(xiàn)場運行時，經(jīng)常不能正常工作。有的一開機就失靈，有的時好時壞。為什么實驗室能正常模擬運行的系統(tǒng)，到了工業(yè)環(huán)境就不能正常運行呢?

原因是工業(yè)環(huán)境有強大的干擾。干擾：有用信號以外的噪聲或造成計算機設(shè)備不能正常工作的破壞因素。干擾可來源于系統(tǒng)外部，也可來源于系統(tǒng)內(nèi)部。外部干擾：與系統(tǒng)結(jié)構(gòu)無關(guān)，由外界環(huán)境因素決定；內(nèi)部干擾：由系統(tǒng)結(jié)構(gòu)、制造工藝等決定。

外部干擾的主要來源有：

電網(wǎng)電源的電壓波動；大型用電設(shè)備(如天車、電爐、大電機、電焊機等)的啟停；高壓設(shè)備和電磁開關(guān)的電磁輻射；傳輸電纜的共模干擾等等。

內(nèi)部干擾主要是:

分布電容、分布電感引起的耦合感應(yīng);

電磁場輻射感應(yīng);

長線傳輸?shù)牟ǚ瓷?

多點接地造成的電位差干擾;

寄生振蕩干擾;

元器件產(chǎn)生的噪聲。

分布電容：除電容器外，由于電路的分布特點而具有的電容叫分布電容．。

分布電感：distributedinductance。干擾對測控系統(tǒng)的影響：（1）使數(shù)據(jù)采集的誤差加大。（2）使輸出控制誤差加大。（3）數(shù)據(jù)受干擾發(fā)生變化。（4）使程序運行失常。

解決計算機控制系統(tǒng)的抗干擾從以下三方面著手:

提高計算機控制系統(tǒng)本身的抗干擾能力，這一點應(yīng)在系統(tǒng)設(shè)計時就給以足夠的重視；找出強干擾源，采取相應(yīng)的對策，使其不能‘串入’系統(tǒng)；在系統(tǒng)軟件設(shè)計時要采用一定的方法，避免‘死機’。2.6.1過程通道抗干擾技術(shù)1.串模干擾及其抑制方法

(1)串模干擾

(2)串模干擾的抑制方法2.共模干擾及其抑制方法

(1)共模干擾

(2)共模干擾的抑制方法①變壓器隔離②光電隔離③浮地屏蔽④采用儀表放大器提高共模抑制比2.7.1過程通道抗干擾技術(shù)1.串模干擾及其抑制方法

(1)串模干擾：所謂串模干擾是指疊加在被測信號上的干擾噪聲。也稱為常態(tài)干擾。圖2-42串模干擾示意圖

(1)串模干擾

定義：串模干擾是指疊加在被測信號上的干擾噪 聲。即串聯(lián)于信號源回路中的干擾。1．串模干擾及其抑制方法

被測信號----有用的直流信號或緩慢變化的交變信號;

干擾噪聲----無用的變化較快的雜亂交變信號。

串模干擾和被測信號在回路中所處的地位是相同的，總是以兩者之和作為輸入信號。串模干擾也稱為常態(tài)干擾。(2)串模干擾的抑制方法串模干擾的抑制方法應(yīng)從干擾信號的特性和來源人手，分別對不同情況采取相應(yīng)的措施。①加濾波器如果串模干擾頻率比被測信號頻率高，則采用輸入低通濾波器來抑制高頻率串模干擾；如果串模干擾頻率比被測信號頻率低，則采用高通濾波器來抑制低頻串模干擾；如果串模干擾頻率落在被測信號頻譜的兩側(cè)，則應(yīng)用帶通濾波器。

一般串模干擾均比被測信號變化快，常用二級阻容低通濾波網(wǎng)絡(luò)作為A／D轉(zhuǎn)換器的輸入濾波器。 可使50Hz的串模干擾信號衰減600倍左右。該濾波器的時間常數(shù)小于200ms，當(dāng)被測信號變化較快時，應(yīng)相應(yīng)改變網(wǎng)絡(luò)參數(shù)，適當(dāng)減小時間常數(shù)。圖2-43二級阻容濾波網(wǎng)絡(luò)

②用雙積分式A/D轉(zhuǎn)換器尖峰型串模干擾為主要干擾源時，用雙積分A/D轉(zhuǎn)換器。如取積分周期等于主要串模干擾的周期或為其整數(shù)倍，則對串模干擾有更好的抑制效果。

③盡早處理信號串模干擾主要來自電磁感應(yīng)時，對被測信號盡早進行前置放大，提高回路中的信噪比，或者盡早完成A/D轉(zhuǎn)換。④采用雙絞線作信號引線雙絞線作信號引線可減少電磁感應(yīng)，它使各個小環(huán)路的感應(yīng)電勢互相呈反向抵消。選用帶有屏蔽的雙絞線或同軸電纜做信號線，并良好接地。

⑤選擇合適邏輯器件利用邏輯器件的特性來抑制串模干擾。采用高抗擾度邏輯器件，通過高閾值電平來抑制低噪聲的干擾；采用低速邏輯器件來抑制高頻干擾；也可人為通過附加電容器，降低某個邏輯電路的工作速度來抑制高頻干擾。對主要由元器件內(nèi)部的熱擾動產(chǎn)生的隨機噪聲形成的串模干擾，或在數(shù)字信號的傳送過程中夾帶的低噪聲或窄脈沖干擾時，這種方法是比較有效的。（2）串模干擾的抑制方法①如果串模干擾頻率比被測信號頻率高，則采用輸入低通濾波器來抑制高頻率串模干擾；如果串模干擾頻率比被測信號頻率低，則采用高通濾波器來抑制低頻串模干擾；如果串模干擾頻率落在被測信號頻譜的兩側(cè)，則應(yīng)用帶通濾波器。一般情況下，串模干擾均比被測信號變化快，故常用二級阻容低通濾波網(wǎng)絡(luò)作為模/數(shù)轉(zhuǎn)換器的輸入濾波器。當(dāng)被測信號變化較快時，應(yīng)相應(yīng)改變網(wǎng)絡(luò)參數(shù)，以適當(dāng)減小時間常數(shù)。圖2-43二級阻容濾波網(wǎng)絡(luò)②當(dāng)尖峰型串模干擾成為主要干擾源時，用雙積分式A/D轉(zhuǎn)換器可以削弱串模干擾的影響。因為此類轉(zhuǎn)換器是對輸入信號的積分值進行測量，而不是測量信號的瞬時值。若干擾信號是周期性的而積分時間又為信號周期或信號周期的整數(shù)倍，則積分后干擾值為零，對測量結(jié)果不產(chǎn)生誤差。③對于串模干擾主要來自電磁感應(yīng)的情況下，對被測信號應(yīng)盡可能早地進行前置放大，從而達到提高回路中的信號噪聲比的目的；或者盡可能早地完成模/數(shù)轉(zhuǎn)換或采取隔離和屏蔽等措施。④從選擇邏輯器件入手，利用邏輯器件的特性來抑制串模干擾。⑤采用雙絞線作信號引線的目的是減少電磁感應(yīng)，并且使各個小環(huán)路的感應(yīng)電勢互相呈反向抵消。選用帶有屏蔽的雙絞線或同軸電纜做信號線，且有良好接地，并對測量儀表進行電磁屏蔽。

2．共模干擾及其抑制方法

所謂共模干擾是指模/數(shù)轉(zhuǎn)換器兩個輸入端上公有的干擾電壓。共模干擾也稱為共態(tài)干擾。被測信號Us的參考接地點和計算機輸入信號的參考接地點之間往往存在著一定的電位差Ucm

圖2-44共模干擾示意圖單端對地輸入和雙端不對地輸入對于存在共模干擾的場合，不能采用單端對地輸入方式，因為此時的共模干擾電壓將全部成為串模干擾電壓，如左圖所示。所以必須采用雙端輸入不對地方式，如右圖所示。

ZS、ZS1、ZS2為信號源US的內(nèi)阻抗，ZC、ZC1、ZC2為輸入電路的輸入阻抗。共模干擾電壓Ucm對兩個輸入端形成兩個電流回路，每個輸入端A和B的共模電壓和兩個輸入端之間的共模電壓分別為：圖2-45被測信號的輸入方式為了衡量一個輸入電路抑制共模干擾的能力，常用共模抑制比CMRR(CommonModeRejectionRatio)來表示，即

Ucm是共模干擾電壓，Un是Ucm轉(zhuǎn)化成的串模干擾電壓。顯然，對于單端對地輸入方式，由于Un=Ucm，所以CMRR=0，說明無共模抑制能力。對于雙端不對地輸入方式來說，由Ucm引入的串模干擾Un越小，CMRR就越大，所以抗共模干擾能力越強。(2)共模干擾的抑制方法①變壓器隔離利用變壓器把模擬信號電路與數(shù)字信號電路隔離開來，也就是把模擬地與數(shù)字地斷開，以使共模干擾電壓Ｕcm不成回路，從而抑制了共模干擾。另外，隔離前和隔離后應(yīng)分別采用兩組互相獨立的電源，切斷兩部分的地線聯(lián)系。

圖2-46變壓器隔離②光電隔離光電耦合器的幾個特點：1、由于密封在一個管殼內(nèi)，或者是模壓塑料封裝的，所以不受外界光的干擾。2、由于靠光傳送信號，切斷了各部件電路之間地線的聯(lián)系3、發(fā)光二極管動態(tài)電阻非常小，而干擾源的內(nèi)阻一般很大，能夠傳送到光電耦合器輸入端的干擾信號變的很小。4、光電耦合器的傳輸比和晶體管的放大倍數(shù)相比一般很小，即使在干擾電壓幅值較高的情況下，由于沒有足夠的能量不能使發(fā)光二極管發(fā)光，從而有效抑制干擾信號。圖2-46光電隔離③浮地屏蔽

采用浮地輸入雙層屏蔽放大器來抑制共模干擾，如圖所示。這是利用屏蔽方法使輸入信號的“模擬地”浮空，從而達到抑制共模干擾的目的。圖2-48浮地輸入雙層屏蔽放大器UnZ1,Z2阻抗很大Z2>>Rc,Z1>>Zs④采用儀表放大器提高共模抑制比儀表放大器具有共模抑制能力強、輸入阻抗高、漂移低、增益可調(diào)等優(yōu)點，是一種專門用來分離共模干擾與有用信號的器件。儀表放大器將兩個信號的差值放大。抑制共模分量是使用儀表放大器的唯一原因。

AD620（低功耗，低成本，集成儀表放大器），還有AD623等等.(1)長線傳輸干擾

何謂長線？

計算機使用高速集成電路，高速變化的信號在較長的信號線上傳輸時可能出現(xiàn)滯后和波反射現(xiàn)象，產(chǎn)生信號失真。這時的信號就應(yīng)按“長線”對待。所謂的“長線”其長度并不長，取決于集成電路的運算速度。對于納秒級的數(shù)字電路來說，1米左右的連線就應(yīng)當(dāng)作長線來看待，而對于十納秒級的電路，幾米長的連線才需要當(dāng)作長線處理。由生產(chǎn)現(xiàn)場到計算機的連線往往長達幾十米，甚至幾百米。即使在中央控制室內(nèi)，各種連線也有幾米到十幾米。3.長線傳輸干擾及其抑制方法3.長線傳輸干擾及其抑制方法長線傳輸干擾①長線的“長”是相對的；(毫微秒級—1m,十毫秒級—幾米)②信號在長線中傳輸遇到三個問題：一是長線傳輸易受到外界干擾，二是具有信號延時，三是高速度變化的信號在長線中傳輸時，還會出現(xiàn)波反射現(xiàn)象。（阻抗不連續(xù)，信號在傳輸線末端突然遇到電纜阻抗很小甚至沒有，信號在這個地方就會引起反射。這種信號反射的原理，與光從一種媒質(zhì)進入另一種媒質(zhì)要引起反射是相似的。消除這種反射的方法，就必須在電纜的末端跨接一個與電纜的特性阻抗同樣大小的終端電阻，使電纜的阻抗連續(xù)。）(2)長線傳輸干擾的抑制方法

采用終端阻抗匹配或始端阻抗匹配，可以消除長線傳輸中的波反射或者把它抑制到最低限度。雙絞線與同軸電纜雙絞線的波阻抗一般在100至200Ω之間，絞花越密，波阻抗越低。①終端匹配：采用終端阻抗匹配或者始端阻抗匹配，可以消除長線傳輸中的波反射或者把它抑制到最低限度。最簡單的終端匹配方法如圖2.50（a），缺點：時間上要延遲；圖2.50（b）可以克服此缺點圖2-50終端匹配

最簡單的終端匹配方法如圖(a)所示，設(shè)傳輸線的波阻抗是Rp，當(dāng)R=Rp時，實現(xiàn)終端匹配，消除了波反射。此時終端波形和始端波形的形狀一致，只是時間上遲后一些。由于終端電阻變低，相當(dāng)加大了負載，使波形的高電平下降，從而降低了高電平的抗干擾能力，但對波形的低電平?jīng)]有影響。②終端匹配

改進的匹配方法：加以一只到電源。等效電阻R為

適當(dāng)調(diào)整R1和R2的阻值，可使R＝Rp，消除波反射。優(yōu)點是波形的高電平下降較少，缺點是低電平抬高，從而降低了低電平的抗干擾能力。為了同時兼顧高電平和低電平兩種情況，可選取R1＝R2＝2Rp，此時等效電阻R＝RP。(2)長線傳輸干擾的抑制方法

②始端匹配：在傳輸線始端串入電阻R，如圖2.50所示，也能基本上消除反射，達到改善波形的目的。圖2-51始端匹配始端匹配電阻R為

Rsc為門A輸出低電平時的輸出阻抗。優(yōu)點：波形的高電平不變；缺點：波形低電平會抬 高。原因是終端門B的輸入電流Isr在R上產(chǎn)生壓降。終端帶的負載門個數(shù)越多，低電平抬高越顯著。2.6.2主機抗干擾技術(shù)計算機控制系統(tǒng)的CPU抗干擾措施：①Watchdog(俗稱看門狗)②電源監(jiān)控(掉電檢測及保護)③復(fù)位

計算機控制系統(tǒng)采用了很多種抗干擾措施后，仍然難以保證萬無一失，仍可能發(fā)生死機現(xiàn)象。

Watchdog俗稱“看門狗”(看守大門)，持續(xù)監(jiān)視系統(tǒng)運行，是工控機普遍采用的很有效的抗干擾措施。

定時或啟動或清零

定時器CPU定時到復(fù)位或中斷時鐘CLK看門狗(Watchdog)電路

Watchdog最主要的應(yīng)用：對因干擾引起的系統(tǒng)“飛程序”、“死機”等出錯的檢測以及自動恢復(fù)系統(tǒng)運行。2.6.2主機抗干擾技術(shù)

MAX1232微處理器監(jiān)控電路給微處理器提供輔助功能以及電源供電監(jiān)控功能。MAX1232通過監(jiān)控微處理器系統(tǒng)電源供電及監(jiān)控軟件的執(zhí)行，來增強電路的可靠性，它提供一個反彈的(無鎖的)手動復(fù)位輸入。另外常用的集成電路還有X5045、IMP813等。（1）MAX1232的結(jié)構(gòu)與功能

MAX1232是微處理器監(jiān)控電路，含有Watchdog、電源供電監(jiān)控、復(fù)位功能，用于增強系統(tǒng)可靠性。引腳和內(nèi)部結(jié)構(gòu)如下：PBRST：手動復(fù)位輸入。TOL：電源電壓監(jiān)視容差。接地：5%(4.62V)；接Vcc：10%(4.37V)ST：Watchdog定時器觸發(fā)輸入。TD：Watchdog時基，TD=0V，t=150ms；TD懸空，t=600ms； TD=Vcc，t=1.2s。2．MAX1232的主要功能(1)電源監(jiān)控(2)按鈕復(fù)位輸入(3)監(jiān)控定時器(Watchdog)(1)電源監(jiān)控電壓檢測器監(jiān)控Vcc。每當(dāng)Vcc低于所選擇的容限時(5%容限時的電壓典型時為4．62V，10%容限時的電壓典型時為4．37V)就輸出并保持復(fù)位信號。選擇5%的容許極限時，TOL端接地；選擇10%的容許極限時，TOL端接Vcc。當(dāng)Vcc恢復(fù)到容許極限內(nèi)，復(fù)位輸出信號至少保持250ms的寬度，才允許電源供電并使微處理器穩(wěn)定工作。(2)按鈕復(fù)位輸入

MAX1232的端靠手動強制復(fù)位輸出，該端保持tPBD是按鈕復(fù)位延遲時間，當(dāng)升高到大于一定的電壓值后，復(fù)位輸出保持至少250ms的寬度。

一個機械按鈕或一個有效的邏輯信號都能驅(qū)動

，無鎖按鈕輸入至少忽略了1ms的輸入抖動，并且被保證能識別出20ms或更大的脈沖寬度。該PBRST在芯片內(nèi)部被上拉到大約100μA的Vcc上，因而不需要附加的上拉電阻。(3)監(jiān)控定時器(Watchdog)用于因干擾引起的系統(tǒng)“飛程序”等出錯的檢測和自動恢復(fù)。微處理器用一根I/O線來驅(qū)動輸入ST，微處理器必須在一定時間內(nèi)觸發(fā)ST端(其時間取決于TD)，以便來檢測正常的軟件執(zhí)行。如果一個硬件或軟件的失誤導(dǎo)致沒被觸發(fā)，在一個最小超時間間隔內(nèi)，ST的觸發(fā)只能被脈沖的下降沿作用，這時MAX1232的復(fù)位輸出至少保持250ms的寬度。圖2-54監(jiān)控電路MAX1232的典型應(yīng)用如果中斷繼續(xù)，每一個超時限間隔內(nèi)產(chǎn)生新的復(fù)位脈沖，直到ST觸發(fā)。這個超時限間隔取決于TD輸入的連接，當(dāng)TD接地時，Watchdog為150ms;當(dāng)TD懸空時，Watchdog為600ms;當(dāng)TD接VCC時，Watchdog為1.2s;3.掉電保護和恢復(fù)運行掉電保護：掉電信號由監(jiān)控電路MAX1232檢測得到，加到微處理器的外部中斷輸入端。軟件中將掉電中斷規(guī)定為高級中斷，是系統(tǒng)能夠及時對掉電做出反應(yīng)。恢復(fù)運行：當(dāng)電源恢復(fù)后,CPU重新上電復(fù)位，復(fù)位后應(yīng)首先檢查是否有掉電標記，如果沒有按一般開機程序執(zhí)行；如果有掉電標記，不應(yīng)將系統(tǒng)初始化，恢復(fù)現(xiàn)場。2.6.3系統(tǒng)供電與接地技術(shù)1．供電技術(shù)2．接地技術(shù)圖2-55一般供電結(jié)構(gòu)交流穩(wěn)壓器:

抑制電網(wǎng)電壓波動，保證220VAC供電。低通濾波器:

讓50Hz的基波通過，濾除高頻干擾信號。直流穩(wěn)壓電源：給計算機供電。采用開關(guān)電源。對電 網(wǎng)電壓的波動適應(yīng)性強，抗干擾性能好。

開關(guān)電源以PWM方式調(diào)整直流電壓，調(diào)整管以開關(guān)方式工作，功耗低。(1)供電系統(tǒng)的一般保護措施(2)電源異常的保護措施計算機控制系統(tǒng)的供電不允許中斷，一旦中斷將會影響生產(chǎn)。為此，可采用不間斷電源UPS。

UPS自身逆變器的輸入直流總線和外接電池組均與用戶原有的48V通信電源無任何直接的電氣連接，所以不會對程控機產(chǎn)生任何傳導(dǎo)干擾。輸入電壓偏高或偏低時，即轉(zhuǎn)為電池放電。通過改進控制器的工作，可以減輕電池組放電的頻率，減少電池損壞。圖2-56具有不間斷電源的供電結(jié)構(gòu)2．接地技術(shù)

(1)地線系統(tǒng)分析什么是地線？

地線有安全地和信號地兩種。前者是為了保證人身安全、設(shè)備安全而設(shè)置的地線，后者是為了保證電路正確工作所設(shè)置的地線，造成電路干擾現(xiàn)象的主要是信號地。在進行電磁兼容問題分析時，對地線使用下面的定義：“地線是信號電流流回信號源的地阻抗路徑?！痹谟嬎銠C控制系統(tǒng)中，一般有以下幾種地線：模擬地、數(shù)字地、安全地、系統(tǒng)地、交流地。數(shù)字地:

作為計算機中各種數(shù)字電路的零電位，應(yīng)該與模擬地分開，避免模擬信號受數(shù)字脈沖的干擾。安全地：使設(shè)備機殼與大地等電位，以避免機殼帶電而影響人身及設(shè)備安全。通常安全地又稱為保護地或機殼地，機殼包括機架、外殼、屏蔽罩等。模擬地:

作為傳感器、變送器、放大器、A/D和D/A

轉(zhuǎn)換器中模擬電路的零電位。模擬信號有精度要求，有時信號比較小，而且與生產(chǎn)現(xiàn)場連接。必須認真地對待模擬地的安排。交流地:

交流電源地，即動力線地。地電位很不穩(wěn)定。在交流地上任意兩點之間，往往很容易就有幾伏至幾十伏的電位差存在。交流地也很容易帶來各種干擾。因此，交流地絕對不允許分別與上述幾種地相連。系統(tǒng)地（大地）：上述幾種地的最終回流點，直接與大地相連。地球是導(dǎo)體且體積非常大，其靜電容量也非常大，電位比較恒定，把它的電位作為基準零

電位。

低頻電路，f<1MHz時，應(yīng)單點接地，高頻電路，f>10MH時，應(yīng)就近多點接地。

1MHz<f<10MHz，如果用單點接地時，其地線長度不得超過波長的1/20，否則應(yīng)使用多點接地。單點接地的目的是避免形成地環(huán)路，地環(huán)路產(chǎn)生的電流會引入到信號回路內(nèi)引起干擾。接地一般原則：數(shù)字地橫匯流條數(shù)字地縱匯流條模擬地橫匯流條模擬地縱匯流條接地板安全地(機殼地)系統(tǒng)地大地

分別回流法接地示例圖

在過程控制計算機中，對上述各種地的處理一般是采用分別回流法單點接地。模擬地、數(shù)字地、安全地(機殼地)的分別回流法如圖所示。(2)低頻接地技術(shù)①一點接地方式兩種接法：即串聯(lián)接地(或稱共同接地)和并聯(lián)接地(或稱分別接地)。

從噪聲角度看，串聯(lián)接地是最不適用