第1章數(shù)字信號(hào)處理和DSP系統(tǒng)-07

TMS320C55xDSP原理及應(yīng)用12023年2月3日TMS320C55xDSP原理及應(yīng)用汪春梅cmwang@139176050522023年2月3日TMS320C55xDSP原理及應(yīng)用2第1章數(shù)字信號(hào)處理和DSP系統(tǒng)內(nèi)容提要

本章首先簡要介紹了數(shù)字信號(hào)處理及應(yīng)用，然后討論了實(shí)時(shí)數(shù)字信號(hào)技術(shù)的不同實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)；接著對(duì)可編程數(shù)字信號(hào)處理器應(yīng)用領(lǐng)域、內(nèi)部結(jié)構(gòu)等特點(diǎn)進(jìn)行了介紹；之后以德州儀器公司的DSP產(chǎn)品為例，介紹了多個(gè)數(shù)字信號(hào)處理器系列的性能、外設(shè)資源等特性。接下來介紹了選擇DSP芯片所要考慮的運(yùn)算速度、算法格式和數(shù)據(jù)寬度、存儲(chǔ)器類型功耗、以及開發(fā)工具等因素。最后一節(jié)討論定點(diǎn)運(yùn)算及定點(diǎn)DSP。2023年2月3日TMS320C55xDSP原理及應(yīng)用3第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

1.1數(shù)字信號(hào)處理及應(yīng)用概述1.2實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的實(shí)現(xiàn)方法

1.3數(shù)字信號(hào)處理器的特點(diǎn)

1.4德州儀器公司的DSP產(chǎn)品1.5DSP芯片的選擇

1.6定點(diǎn)運(yùn)算及定點(diǎn)DSP2023年2月3日TMS320C55xDSP原理及應(yīng)用4第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

1.1數(shù)字信號(hào)處理及應(yīng)用概述數(shù)字信號(hào)處理已經(jīng)給世界帶來非常大的變化，比如我們身邊有越來越多的數(shù)碼產(chǎn)品。其應(yīng)用的廣度還是深度方面，還在快速向前發(fā)展。

數(shù)字信號(hào)處理器是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。數(shù)字信號(hào)處理是利用計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字的形式對(duì)信號(hào)進(jìn)行分析、采集、合成、變換、濾波、估算、壓縮、識(shí)別等加工處理，以便提取有用的信息并進(jìn)行有效的傳輸與應(yīng)用。2023年2月3日TMS320C55xDSP原理及應(yīng)用5第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

20世紀(jì)60年代以來，隨著信息技術(shù)的不斷進(jìn)步，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速發(fā)展。80年代以前，數(shù)字信號(hào)處理技術(shù)處于理論研究階段，還得不到廣泛的應(yīng)用。在此階段，人們利用“大型計(jì)算機(jī)”進(jìn)行算法的研究，以及數(shù)字信號(hào)處理系統(tǒng)的模擬和仿真。而將數(shù)字信號(hào)處理技術(shù)推向廣泛應(yīng)用的則是實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的高速發(fā)展。這是DSP器件和理論相互促進(jìn)、協(xié)調(diào)發(fā)展的結(jié)果。

近年來，數(shù)字信號(hào)處理的理論和方法得到了迅速的發(fā)展，諸如：語音與圖像的壓縮編碼、識(shí)別與鑒別，信號(hào)的調(diào)制與解調(diào)、加密和解密，信道的辨識(shí)與均衡，智能天線，頻譜分析等各種快速算法都成為研究的熱點(diǎn)、并取得了長足的進(jìn)步，為各種實(shí)時(shí)處理的應(yīng)用提供了算法基礎(chǔ)。2023年2月3日TMS320C55xDSP原理及應(yīng)用6第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

實(shí)時(shí)數(shù)字信號(hào)處理對(duì)數(shù)字信號(hào)處理系統(tǒng)的處理能力提出了嚴(yán)格的要求，所有運(yùn)算、處理都必須小于系統(tǒng)可接受的最大時(shí)延。

第一階段，DSP的雛形階段（1980年前后）。第二階段，DSP的成熟階段（1990年前后）。第三階段，DSP的完善階段（2000年以后）。2023年2月3日TMS320C55xDSP原理及應(yīng)用7

典型實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)的基本部件包括：抗混疊濾波器(Anti-aliasingfilter)、模/數(shù)轉(zhuǎn)換器(Analog-to-DigitalConverter，ADC)、數(shù)字信號(hào)處理、數(shù)/模轉(zhuǎn)換器(Digital-to-AnalogConverter，DAC)和抗鏡像濾波器(Anti-imagefilter)。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

x(t)抗混疊濾波器A/D轉(zhuǎn)換器x(n)y(n)y(t)數(shù)字信號(hào)處理器D/A轉(zhuǎn)換器低通濾波器

典型實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)框圖

2023年2月3日TMS320C55xDSP原理及應(yīng)用8第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

其中，抗混疊濾波器將輸入的模擬信號(hào)中高于奈奎斯特頻率的頻率成分濾掉；ADC將模擬信號(hào)轉(zhuǎn)換成DSP可以處理的并行或串行的數(shù)字比特流；數(shù)字信號(hào)處理部分完成數(shù)字號(hào)信處理算法；經(jīng)過處理的數(shù)字信號(hào)經(jīng)DAC轉(zhuǎn)換成為模擬樣值之后，再由低通濾波器完成模擬波形的重建。2023年2月3日TMS320C55xDSP原理及應(yīng)用9數(shù)字信號(hào)處理器的應(yīng)用（1）基本信號(hào)處理：數(shù)字濾波器、自適應(yīng)濾波、FFT、相關(guān)運(yùn)算、譜分析、卷積運(yùn)算、模式匹配、窗函數(shù)、波形產(chǎn)生和變換等。

（2）通信：調(diào)制解調(diào)、自適應(yīng)均衡、數(shù)據(jù)加密/解密、數(shù)據(jù)壓縮、回波抵消、多路復(fù)用、傳真、擴(kuò)頻通信、糾錯(cuò)編碼等。（3）語音：語音編碼、語音合成、語音識(shí)別、語音增強(qiáng)、說話人的辨認(rèn)和確認(rèn)、語音郵件、語音儲(chǔ)存等。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用10

如果DSP芯片在某時(shí)鐘頻率范圍內(nèi)的任何頻率上都能正常工作，除計(jì)算速度有變化外，沒有性能的下降，這類DSP芯片一般稱之為靜態(tài)DSP芯片。

例如，TI公司的TMS320系列芯片、日本OKI電氣公司的DSP芯片都屬于這一類芯片。

（4）圖形圖像：二維和三維的圖形處理和圖像的壓縮、傳輸與增強(qiáng)、特征提取、機(jī)器人視覺等。（5）軍事：保密通信、雷達(dá)信號(hào)處理、聲吶信號(hào)處理、導(dǎo)航、導(dǎo)彈制導(dǎo)等。（6）儀器儀表：頻譜分析、函數(shù)發(fā)生、鎖相環(huán)、地震信號(hào)處理等。（7）控制：電機(jī)控制、聲控、自動(dòng)駕駛、機(jī)器人控制、磁盤控制等。（8）電力：太陽能、風(fēng)能發(fā)電控制、智能電源、電網(wǎng)諧波分析與補(bǔ)償?shù)?。?）醫(yī)療：助聽、超聲設(shè)備、診斷工具、患者監(jiān)護(hù)等。（10）家用電器：音響設(shè)備、智能玩具與游戲、數(shù)字電話、數(shù)字電視，MP3，MP4等。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用111.2.1實(shí)現(xiàn)方法

1．利用X86處理器完成實(shí)時(shí)數(shù)字信號(hào)處理

隨著CPU技術(shù)的不斷進(jìn)步，X86處理器的處理能力不斷發(fā)展，基于X86處理器的處理系統(tǒng)已經(jīng)不僅局限于以往的模擬和仿真，也能滿足部分?jǐn)?shù)字信號(hào)的實(shí)時(shí)處理要求。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

1.2實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的實(shí)現(xiàn)方法2023年2月3日TMS320C55xDSP原理及應(yīng)用12（1）處理器選擇范圍較寬：X86處理器涵蓋了從386到奔騰系列，處理速度從100MHz到幾GHz，而為了滿足工控等各種應(yīng)用，X86廠商也推出了多款低功耗處理器，其功耗遠(yuǎn)遠(yuǎn)小于商用處理器。（2）主板及外設(shè)資源豐富：無論是普通結(jié)構(gòu)，還是基于PC104和PC104Plus結(jié)構(gòu)，以及CPCI總線標(biāo)準(zhǔn)，都有多種主板及擴(kuò)展子板可供選擇，節(jié)省了用戶的大量硬件開發(fā)時(shí)間。（3）有多種操作系統(tǒng)可供選擇：這些操作系統(tǒng)包括Windows、Linux、WinCE等，而針對(duì)特殊應(yīng)用，還可根據(jù)需要對(duì)操作系統(tǒng)進(jìn)行剪裁，以適應(yīng)實(shí)時(shí)數(shù)字信號(hào)處理要求。（4）開發(fā)、調(diào)試較為方便：X86的開發(fā)、調(diào)試工具十分成熟，使用者不需要很深的硬件基礎(chǔ)，只要能夠熟練使用VC、C-Build等開發(fā)工具即可進(jìn)行開發(fā)。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

利用X86系統(tǒng)進(jìn)行實(shí)時(shí)數(shù)字信號(hào)處理有下列優(yōu)點(diǎn)：

2023年2月3日TMS320C55xDSP原理及應(yīng)用13

X86進(jìn)行實(shí)時(shí)信號(hào)處理的缺點(diǎn)

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

（1）數(shù)字信號(hào)處理能力相對(duì)不強(qiáng)：X86系列處理器沒有為數(shù)字信號(hào)處理提供專用乘法器等資源，尋址方式也沒有為數(shù)字信號(hào)處理進(jìn)行優(yōu)化設(shè)計(jì)，實(shí)時(shí)信號(hào)處理對(duì)中斷的響應(yīng)延遲時(shí)間要求十分嚴(yán)格，通用操作系統(tǒng)并不能滿足這一要求；（2）硬件組成較為復(fù)雜：即使是采用最小系統(tǒng)，X86數(shù)字信號(hào)處理系統(tǒng)也要包括主板（包括CPU、總線控制、內(nèi)存等）、非易失存儲(chǔ)器（硬盤或電子硬盤、SD卡或CF卡）和信號(hào)輸入/輸出部分（這部分通常為AD擴(kuò)展卡和DA擴(kuò)展卡），如果再包括顯示、鍵盤等設(shè)備，系統(tǒng)將更為復(fù)雜；（3）系統(tǒng)體積、重量較大，功耗較高：即使采用緊湊的PC104結(jié)構(gòu)，其尺寸也達(dá)到96mm×90mm，而采用各種降低功耗的措施，X86主板的峰值功耗仍不小于5W，高功耗則對(duì)供電提出較高要求，則需要便攜系統(tǒng)提供容量較大的電池，進(jìn)一步增大了系統(tǒng)的重量；（4）抗環(huán)境影響能力較弱：便攜系統(tǒng)往往要工作于自然環(huán)境當(dāng)中，溫度、濕度、振動(dòng)、電磁干擾等都會(huì)給系統(tǒng)正常工作帶來影響，而為了克服這些影響，X86系統(tǒng)所需付出的代價(jià)將是十分巨大的。2023年2月3日TMS320C55xDSP原理及應(yīng)用14

2．利用通用微處理器完成實(shí)時(shí)數(shù)字信號(hào)處理

通用微處理器的種類多，包括51系列及其擴(kuò)展系列，德州儀器公司的MSP430系列，ARM公司的ARM7、ARM9、ARM11、ARMCortex-M0,-M3,-A8,-A9系列，等等，利用通用微處理器進(jìn)行信號(hào)處理的優(yōu)點(diǎn)如下。

(1)可選范圍廣：通用微處理器種類多，使用者可從速度、片內(nèi)存儲(chǔ)器容量、片內(nèi)外設(shè)資源等各種角度進(jìn)行選擇，許多處理器還為執(zhí)行數(shù)字信號(hào)處理專門提供了乘法器等資源。（2）硬件組成簡單：只需要非易失存儲(chǔ)器，A/D、D/A即可組成最小系統(tǒng)，這類處理器一般都包括各種串行、并行接口，可以方便地與各種A/D、D/A轉(zhuǎn)換器進(jìn)行連接。（3）系統(tǒng)功耗低，適應(yīng)環(huán)境能力強(qiáng)。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用15利用通用微處理器進(jìn)行信號(hào)處理的缺點(diǎn)如下。（1）信號(hào)處理的效率較低：不是以運(yùn)算為目的設(shè)計(jì)的處理器，運(yùn)算指令少，尋址方式一般，運(yùn)算部件少，DMA通道較少，運(yùn)算所需時(shí)鐘步多等原因。通用處理器往往采用精簡指令集，以達(dá)到快速執(zhí)行、結(jié)構(gòu)簡潔和低功耗的目的。以一個(gè)兩個(gè)數(shù)值乘法為例，處理器需要先用兩條指令從存儲(chǔ)器當(dāng)中取值到寄存器中，用一條指令完成兩個(gè)寄存器的值相乘，再用一條指令將結(jié)果存到存儲(chǔ)器中，這樣，完成一次乘法就花費(fèi)了4條指令，使信號(hào)處理的效率難以提高。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用16每條指令可通過片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個(gè)步驟，實(shí)現(xiàn)多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時(shí)鐘頻率的條件下減少每條指令的執(zhí)行時(shí)間。其過程如圖1.2.3所示。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用173．利用可編程邏輯陣列（FPGA）進(jìn)行實(shí)時(shí)數(shù)字信號(hào)處理隨著微電子技術(shù)的快速發(fā)展，F(xiàn)PGA的制作工藝已經(jīng)進(jìn)入到45nm時(shí)期，這意味在一片集成電路當(dāng)中可以集成更多的晶體管，芯片運(yùn)行更快，功耗更低。其主要優(yōu)點(diǎn)如下。（1）適合高速信號(hào)處理：FPGA采用硬件實(shí)現(xiàn)數(shù)字信號(hào)處理，更加適合實(shí)現(xiàn)高速數(shù)字信號(hào)處理，對(duì)于采樣率大于100MHz的信號(hào)，采用專用芯片或FPGA是適當(dāng)?shù)倪x擇。（2）具有專用數(shù)字信號(hào)處理結(jié)構(gòu)：當(dāng)前先進(jìn)的FPGA，都為數(shù)字信號(hào)處理提供了專用的數(shù)字信號(hào)處理單元，這些單元由專用的乘法累加器組成，所提供的乘法累加器不僅減少了邏輯資源的使用，其結(jié)構(gòu)也更加適合實(shí)現(xiàn)數(shù)字濾波器、FFT等數(shù)字信號(hào)處理算法。（3）配置靈活：這是可編程門陣列的優(yōu)勢(shì)。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用18使用FPGA的缺點(diǎn)如下。（1）開發(fā)需要較深的硬件基礎(chǔ)：無論用VHDL還是VerilogHDL語言實(shí)現(xiàn)數(shù)字信號(hào)處理功能都需要較多的數(shù)字電路知識(shí)，硬件實(shí)現(xiàn)的思想與軟件編程有著很大區(qū)別，從軟件算法轉(zhuǎn)移到FPGA硬件實(shí)現(xiàn)是一項(xiàng)難度和工作量較大的事情。（2）調(diào)試?yán)щy：對(duì)FPGA進(jìn)行調(diào)試與軟件調(diào)試存在很大區(qū)別，輸出的信號(hào)需要通過示波器、邏輯分析儀進(jìn)行分析，或者利用JTAG端口記錄波形文件，而很多處理的中間信號(hào)量甚至無法引出進(jìn)行觀察，因此FPGA的更多工作是通過軟件仿真來進(jìn)行驗(yàn)證的，這就需要編寫全面的測(cè)試文件，F(xiàn)PGA的軟件測(cè)試工作是十分艱巨的。（3）成本高。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用194．利用數(shù)字信號(hào)處理器實(shí)時(shí)實(shí)現(xiàn)數(shù)字信號(hào)處理

數(shù)字信號(hào)處理器（DigitalSignalProcessor，DSP）是一種專門為實(shí)時(shí)、快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法而設(shè)計(jì)的具有特殊結(jié)構(gòu)的微處理器。20世紀(jì)80年代初，世界上第一片可編程DSP芯片的誕生為數(shù)字信號(hào)處理理論的實(shí)際應(yīng)用開辟了道路；隨著低成本數(shù)字信號(hào)處理器的不斷推出，更加促進(jìn)了這一進(jìn)程。90年代以后，DSP芯片的發(fā)展突飛猛進(jìn)。其功能日益強(qiáng)大，性能價(jià)格比不斷上升，開發(fā)手段不斷改進(jìn)，使DSP芯片迅速成為眾多電子產(chǎn)品的核心器件，DSP系統(tǒng)也被廣泛地應(yīng)用于當(dāng)今技術(shù)革命的各個(gè)領(lǐng)域——通信電子、信號(hào)處理、自動(dòng)控制、雷達(dá)、軍事、航空航天、醫(yī)療、家用電器、電力電子，而且新的應(yīng)用領(lǐng)域還在不斷地被發(fā)現(xiàn)、拓展。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用20利用數(shù)字信號(hào)處理器實(shí)時(shí)實(shí)現(xiàn)數(shù)字信號(hào)處理的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：大規(guī)模集成性、穩(wěn)定性好精度高 可編程性 高速性能 可嵌入性 接口和集成方便缺點(diǎn)：成本較通用處理器高，但低于FPGA。DSP技術(shù)更新速度快，不如PC機(jī)方式編程和修改方便。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用215．專用器件形式

用ASIC芯片實(shí)現(xiàn)。專用集成電路ASIC(ApplicationSpecificIntegrated

Circuit)屬于定制器件,可以按所需DSP的功能進(jìn)行設(shè)計(jì)，采用專用算法的硬件完成處理，能達(dá)到最優(yōu)的設(shè)計(jì)性能。集成程度高，簡化結(jié)構(gòu)，系統(tǒng)體積小，速度快，功耗低，比較適合于消費(fèi)類產(chǎn)品，成本價(jià)位可以控制在較低水平(必須批量大)，但是在成形后再難以有所變化且應(yīng)用范圍很窄，功能單一，不便于產(chǎn)品升級(jí)。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用226．混合形式

采用上述兩種以上形式，集各形式之長，也是一種發(fā)展趨勢(shì)，比如：PC機(jī)+信號(hào)處理板，PCI接口的DSP板、FPGA板、顯卡；ARM處理器+DSP處理器：如德州儀器的OMAP處理器。集成處理器的FPGA：如Xilinx的FPGA中集成ARM-A9，Altera的FPGA中將整合Intel的處理器。ARM處理器+專用硬件加速器：如嵌入H.264、MPEG4等硬件視頻處理模塊，嵌入基帶處理模塊。更適用于某專業(yè)的DSP處理器：相當(dāng)于DSP+ASIC，如專為無線基站推出的DSP處理器，視頻處理DSP等。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用23第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

設(shè)計(jì)者要根據(jù)系統(tǒng)的嵌入式、便攜性、功耗、速度、成本、批量、可靠性、使用環(huán)境、開發(fā)周期等情況選擇實(shí)現(xiàn)方式。2023年2月3日TMS320C55xDSP原理及應(yīng)用24

1.2.2發(fā)展趨勢(shì)

1.實(shí)現(xiàn)數(shù)字信號(hào)處理的方式各有優(yōu)缺點(diǎn)，將同時(shí)存在。ASIC用于批量很大、低成本、小體積又不要求靈活性情況；DSP處理器用于批量較大、速度快、可升級(jí)、復(fù)雜運(yùn)算、成本適中的情況；FPGA用于批量不太大、高速、成本可較高的情況，增長快。PC機(jī)用于非嵌入式、室內(nèi)應(yīng)用、處理速度不太高的場合；2.應(yīng)用越來越廣，處理速度越來越高，新的應(yīng)用或算法要求高速處理。如TMS30C66x達(dá)到40-320GMAC@1.25GHz，而TI公司已經(jīng)把2000系列踢出DSP。3.混合型器件越來越多。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用25

1.3.1存儲(chǔ)器及總線結(jié)構(gòu)第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

DSP的部分存儲(chǔ)器在片內(nèi)，速度很高，并有雙訪問存儲(chǔ)器或雙端口存儲(chǔ)器結(jié)構(gòu)。高端DSP具有L1和L2級(jí)緩存和高速EMIF(片外存儲(chǔ)器接口)。

為了提高指令執(zhí)行速度，DSP采用了程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間分開的結(jié)構(gòu)和多套地址、數(shù)據(jù)總線的并行體系結(jié)構(gòu)。因此，DSP可以同時(shí)取指令（來自程序存儲(chǔ)器）和取操作數(shù)（來自數(shù)據(jù)存儲(chǔ)器）；而且，還允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù)。使DSP很容易實(shí)現(xiàn)單周期乘法運(yùn)算。

1.3數(shù)字信號(hào)處理器的特點(diǎn)2023年2月3日TMS320C55xDSP原理及應(yīng)用26外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線CPUI/O口ROM串行接口RAM并行接口外部存儲(chǔ)器接口哈佛結(jié)構(gòu)外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用271.3.2流水線

流水線結(jié)構(gòu)將指令的執(zhí)行分解為取指、譯碼、取操作數(shù)和執(zhí)行等幾個(gè)階段。在程序運(yùn)行過程中，不同指令的不同階段在時(shí)間上是重疊的，流水線結(jié)構(gòu)提高了指令執(zhí)行的整體速度，有助于保證數(shù)字信號(hào)處理的實(shí)時(shí)性。因此，所有DSP均采用一定級(jí)數(shù)的流水線，如而TMS320C6xxxDSP采用8級(jí)流水線。TMS320C55xDSP的流水線則被分為指令流水線和執(zhí)行流水線兩部分，指令流水線完成訪問地址產(chǎn)生、等待存儲(chǔ)器回應(yīng)、取指令包、預(yù)解碼等工作；執(zhí)行流水線完成譯碼、讀取/修改寄存器、讀操作數(shù)和輸出結(jié)果等工作。流水線是高性能處理器的標(biāo)配，不是DSP特有，但DSP的流水線快速運(yùn)算。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用281.3.3硬件乘法累加單元第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

由于DSP任務(wù)包含大量的乘法—累加操作，所以DSP處理器使用專門的硬件來實(shí)現(xiàn)單周期乘法，并使用累加器寄存器來處理多個(gè)乘積的累加；而且?guī)缀跛蠨SP指令集都包含有MAC指令。一般在一個(gè)時(shí)鐘周期內(nèi)完成。有些DSP有多個(gè)硬件乘法累加單元并行處理數(shù)據(jù)。而GPP通常使用微程序?qū)崿F(xiàn)乘法。如TMS30C66x達(dá)到40-320GMAC@1.25GHz，每個(gè)核具有32個(gè)MAC單元，8核X1.25GX32=320MACs。2023年2月3日TMS320C55xDSP原理及應(yīng)用291.3.4具有低開銷或零開銷循環(huán)及跳轉(zhuǎn)的硬件支持

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

DSP算法的特點(diǎn)之一是主要的處理時(shí)間用在程序中的循環(huán)結(jié)構(gòu)中，因此多數(shù)DSP都有專門支持循環(huán)結(jié)構(gòu)的硬件。所謂“零開銷”（zerooverhead）是指循環(huán)計(jì)數(shù)、條件轉(zhuǎn)移等循環(huán)機(jī)制由專門硬件控制，而處理器不用花費(fèi)任何時(shí)間。通常GPP的循環(huán)控制是用軟件來實(shí)現(xiàn)的。2023年2月3日TMS320C55xDSP原理及應(yīng)用301.3.5特殊的尋址方式第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器，為下個(gè)指令準(zhǔn)備好數(shù)據(jù)地址。DSP還支持一些特殊的尋址方式。例如為了降低卷積、自相關(guān)算法和FFT算法的地址計(jì)算開銷，多數(shù)DSP支持循環(huán)尋址和位倒序?qū)ぶ?。而GPP一般不支持這些尋址方式。2023年2月3日TMS320C55xDSP原理及應(yīng)用311.3.6高效的特殊指令

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

DSP指令集設(shè)計(jì)了一些特殊的DSP指令用于專門的數(shù)字信號(hào)處理操作。這些指令充分利用了DSP的結(jié)構(gòu)特點(diǎn)，提高了指令執(zhí)行的并行度，從而大大加快了完成這些操作的速度。例如TMS320C55xx中的FIRSADD指令和LMS指令，分別用于對(duì)稱結(jié)構(gòu)FIR濾波算法和LMS算法。2023年2月3日TMS320C55xDSP原理及應(yīng)用321.3.7豐富的運(yùn)算類指令第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

DSP指令系統(tǒng)中的算術(shù)運(yùn)算類指令的比例很大，明顯高于GPP，可明顯減少執(zhí)行指令條數(shù)。完成同樣功能所需指令少。減少運(yùn)算前準(zhǔn)備指令和運(yùn)算后處理指令。2023年2月3日TMS320C55xDSP原理及應(yīng)用331.3.8零開銷移位第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

TMS320C55xx的CPU中包含快速移位器，指令系統(tǒng)中很多指令有附加移位操作。定點(diǎn)運(yùn)算時(shí)移位操作非常多。2023年2月3日TMS320C55xDSP原理及應(yīng)用341.4德州儀器公司的DSP產(chǎn)品按照應(yīng)用領(lǐng)域的要求，DSP器件可以分為三類：

工業(yè)控制領(lǐng)域，這方面的應(yīng)用要求DSP工作穩(wěn)定、可靠、集成度高、成本低，這類芯片一般都在內(nèi)部集成了CAN總線、PWM模塊等適合于工業(yè)控制的專用外設(shè)；

低成本嵌入式應(yīng)用系統(tǒng)，如手機(jī)、磁盤驅(qū)動(dòng)器、MP3播放器等，在這些應(yīng)用中，成本、集成度和功耗是最重要的因素；

需要用復(fù)雜算法對(duì)大量數(shù)據(jù)進(jìn)行處理的應(yīng)用，如聲吶探測(cè)和地震探測(cè)等，該類設(shè)備批量小、算法復(fù)雜、對(duì)性能要求苛刻，而對(duì)成本和功耗并不是特別關(guān)注。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

在選擇DSP處理器時(shí)，要根據(jù)目標(biāo)系統(tǒng)不同要求，綜合考慮性能、成本、集成度、開發(fā)的難易程度及功耗等因素。

2023年2月3日TMS320C55xDSP原理及應(yīng)用35德州儀器公司的DSP產(chǎn)品現(xiàn)已發(fā)展三代：

第一代是以TMS320C10為代表的數(shù)字信號(hào)處理器產(chǎn)品；

第二代數(shù)字信號(hào)處理器以C2x、C3x和C4x系列為代表，其中C2x為16位定點(diǎn)信號(hào)處理器，C3x和C4x為32位浮點(diǎn)信號(hào)處理器。

第三代包括主要用于控制領(lǐng)域的C24x和C28x系列，用于便攜消費(fèi)電子產(chǎn)品的、低功耗16位定點(diǎn)數(shù)字信號(hào)處理器C54x、C55x系列，用于高速信號(hào)處理和圖像處理的高性能16位定點(diǎn)數(shù)字信號(hào)處理器C62x、C64x、C66x系列，用于浮點(diǎn)信號(hào)處理的32位浮點(diǎn)信號(hào)處理器C67x。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用361.4.1C24x系列和C28x系列

C24x系列（略）主要用于電機(jī)控制領(lǐng)域，它可為交流感應(yīng)電機(jī)、直流永磁體電機(jī)和開關(guān)激勵(lì)式電機(jī)等提供高效控制，為無刷電機(jī)的變速控制提供了廉價(jià)且高可靠性的解決方案，例如應(yīng)用C24x系列處理器進(jìn)行變頻調(diào)節(jié)與非變頻系統(tǒng)相比可以節(jié)省25%的能源消耗。C24x系列處理器采用TMS320C2XX內(nèi)核，該內(nèi)核具有一個(gè)32位算術(shù)邏輯單元，一個(gè)32位累加器，一個(gè)16位×16位乘法器，為了配合算術(shù)邏輯單元工作還提供了輸入和輸出數(shù)據(jù)移位器，為8個(gè)輔助寄存器和一個(gè)輔助寄存器算術(shù)單元提供了數(shù)據(jù)地址產(chǎn)生電路，還有專用的程序地址產(chǎn)生電路。它們內(nèi)部集成了DSP內(nèi)核和微控制器片上外設(shè)，為用戶提供了一種方便的單片解決方案。C24x內(nèi)部集成了DARAM、Flash（或EEPROM）存儲(chǔ)器、16位定時(shí)器、脈寬調(diào)制器、A/D轉(zhuǎn)換器、看門狗模塊及CAN總線接口模塊、SPI（SerialPeripheralInterface）和SCI（SerialCommunicationsInterface）等通信接口。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用37

C28x系列處理器是德州儀器公司為控制領(lǐng)域的高端應(yīng)用而開發(fā)的系列產(chǎn)品。首先內(nèi)核由C24x系列的16位提升為32位，DSP內(nèi)核提供了2個(gè)16位×16位乘法累加器，可以進(jìn)行16位×16位、32位×32位乘法累加運(yùn)算。該系列芯片采用了先進(jìn)芯片制造技術(shù)，速度升高到60～150MHz，F(xiàn)lash存儲(chǔ)器的容量最高提升到512KB。C28x系列又分為三個(gè)小系列，即C280x、C281x和C2833x，而C2833x系列又為用戶提供了浮點(diǎn)處理能力C280x系列為低價(jià)格數(shù)字信號(hào)控制器，速度從60MHz到100MHz

。

C281x系列的速度提高到150MHz，AD轉(zhuǎn)換器的速度提高到12.5MSPS，被C2833x取代。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

C2833x系列在C281x的基礎(chǔ)上還集成了一個(gè)單精度浮點(diǎn)運(yùn)算單元，外部具有了32/16位EMIF接口，為了便于同外設(shè)進(jìn)行通信還提供了1個(gè)6通道DMA控制器，F(xiàn)lash存儲(chǔ)器的容量擴(kuò)展到128KB、256KB和512KB。2023年2月3日TMS320C55xDSP原理及應(yīng)用381.4.2C62x系列和C64x系列

C62x系列是德州儀器公司第一個(gè)采用超長指令字的DSP產(chǎn)品，它的內(nèi)部包含6個(gè)算術(shù)邏輯單元和兩個(gè)16位×16位乘法器，這樣C6000系列可以在一個(gè)循環(huán)中完成8次操作。C62x系列處理器的推出具有里程碑式的意義，它為高性能DSP樹立了標(biāo)準(zhǔn)。

C64x系列采用了C64x內(nèi)核，采用了增強(qiáng)型超長指令字結(jié)構(gòu)，改進(jìn)了流水線結(jié)構(gòu)，支持32位或64位寬度存儲(chǔ)器訪問，最高處理能力已經(jīng)達(dá)到9.6GIPS。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用391.4.3C67x系列

C67x和C33是德州儀器公司的浮點(diǎn)數(shù)字信號(hào)處理器系列，C67x除了兼容C62x指令集之外，還支持浮點(diǎn)操作，單精度浮點(diǎn)運(yùn)算可達(dá)1GFLOPS，對(duì)于雙精度運(yùn)算可達(dá)250MFLOPS。其內(nèi)核包括4個(gè)浮點(diǎn)/定點(diǎn)算術(shù)邏輯單元，兩個(gè)定點(diǎn)算術(shù)邏輯單元和兩個(gè)浮點(diǎn)/定點(diǎn)乘法器，支持單精度和雙精度浮點(diǎn)運(yùn)算。

浮點(diǎn)：數(shù)的范圍大于定點(diǎn)，不易溢出；浮點(diǎn)處理器的編程簡單，32位，影響功耗和速度，成本高

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用40

1.4.4C54x系列和C55x系列

C54x和C55x系列是德州儀器公司為便攜電子產(chǎn)品推出的低功耗16位定點(diǎn)數(shù)字信號(hào)處理器

；

C54x系列針對(duì)低功耗應(yīng)用采用了一系列措施，在確保性能的同時(shí)保證了DSP的低功耗；

C55x是在C54x基礎(chǔ)上開發(fā)的新型低功耗、高性能數(shù)字信號(hào)處理器，它兼容C54x代碼集，乘法器變成兩個(gè)，而采用最新芯片制造技術(shù)大幅度提升了DSP的主頻，從而提高了C55x系列處理器的處理能力。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用411.5DSP芯片的選擇1.5.1運(yùn)算速度

DSP芯片是否符合應(yīng)用要求，運(yùn)算速度是非常關(guān)鍵的。常見的運(yùn)算速度指標(biāo)有如下幾種：（1）指令周期：執(zhí)行一條指令所需的最短時(shí)間，數(shù)值等于主頻的倒數(shù)；指令周期通常以ns（納秒）為單位。例如，運(yùn)行在200MHz的TMS320VC5510的指令周期為5ns（2）MIPS：每秒百萬條指令數(shù)。（3）MOPS：每秒百萬次操作數(shù)。（4）MFLOPS：每秒百萬次浮點(diǎn)操作數(shù)（5）BOPS：每秒十億次操作數(shù)。（6）MAC時(shí)間：一次乘法累加操作花費(fèi)的時(shí)間。大部分DSP芯片可在一個(gè)指令周期內(nèi)完成MAC操作。（7）FFT執(zhí)行時(shí)間：完成N點(diǎn)FFT所需的時(shí)間。FFT運(yùn)算是數(shù)字信號(hào)處理中的典型算法而且應(yīng)用很廣，因此該指標(biāo)常用于衡量DSP芯片的運(yùn)算能力。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用42第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

這些指標(biāo)都有很大的局限性。比如，指令周期和MIPS指標(biāo)并不能公正地區(qū)別不同DSP速度性能上的差異，因?yàn)椴煌腄SP在單個(gè)指令周期內(nèi)完成的任務(wù)量是不一樣。例如，采用超長指令字（VLIW）架構(gòu)的DSP可以在單個(gè)周期時(shí)間內(nèi)完成多條指令。雖然MAC時(shí)間采用一個(gè)基本操作的執(zhí)行時(shí)間作為標(biāo)準(zhǔn)來比較DSP的速度性能，但是MAC時(shí)間顯然不能提供足夠的信息。而且大多數(shù)DSP在單個(gè)指令周期內(nèi)即可完成MAC，所以其MAC時(shí)間和指令周期是一樣的。至于MOPS、BOPS和MFLOPS指標(biāo)，會(huì)因?yàn)閺S商對(duì)“操作”內(nèi)涵詮釋的不同而很難體現(xiàn)客觀公允的評(píng)價(jià)要求。FFT執(zhí)行時(shí)間雖然相對(duì)于其他指標(biāo)要好一些，但要DSP在具體實(shí)時(shí)應(yīng)用中對(duì)表現(xiàn)出的處理速度做出準(zhǔn)確估計(jì)仍然是很困難的。目前，比較可靠的辦法是利用某些典型的數(shù)字信號(hào)處理標(biāo)準(zhǔn)例程，這些例程可能是FIR或IIR濾波等“核心”算法，也可能是語音編解碼等整個(gè)或部分應(yīng)用程序。

2023年2月3日TMS320C55xDSP原理及應(yīng)用431.5.2算法格式和數(shù)據(jù)寬度

DSP算法格式主要分為定點(diǎn)算法和浮點(diǎn)算法兩種。一般而言，定點(diǎn)DSP芯片價(jià)格較便宜，功耗較低，但運(yùn)算精度稍低；浮點(diǎn)DSP芯片的優(yōu)點(diǎn)是運(yùn)算精度高，但價(jià)格稍貴，功耗也較大。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

大多數(shù)DSP處理器使用定點(diǎn)算法，有些DSP處理器采用浮點(diǎn)算法。浮點(diǎn)算法比較復(fù)雜，因而浮點(diǎn)DSP的成本和功耗要比定點(diǎn)DSP高。但是使用浮點(diǎn)DSP更容易進(jìn)行高級(jí)語言編程，而且一般不用特別解決動(dòng)態(tài)范圍、精度的問題。所以，如果產(chǎn)品對(duì)成本和功耗的要求較嚴(yán)格，一般選用定點(diǎn)DSP。設(shè)計(jì)人員需要通過理論分析或軟件仿真來確定所需的動(dòng)態(tài)范圍和精度。如果要求易于開發(fā)、動(dòng)態(tài)范圍寬、精度高，可以考慮采用浮點(diǎn)DSP。此外，有些算法在定點(diǎn)DSP中采用“塊浮點(diǎn)”方法也可以實(shí)現(xiàn)較寬動(dòng)態(tài)范圍和較高的處理精度。所謂“塊浮點(diǎn)”就是將具有相同指數(shù)，而尾數(shù)不同的一組數(shù)據(jù)作為一個(gè)數(shù)據(jù)塊進(jìn)行處理?！皦K浮點(diǎn)”處理通常用軟件來實(shí)現(xiàn)。

2023年2月3日TMS320C55xDSP原理及應(yīng)用44

浮點(diǎn)DSP的數(shù)據(jù)寬度一般為32位，而定點(diǎn)DSP的數(shù)據(jù)寬度可以為16位、20位、24位或32位。顯然，對(duì)于相同算法格式的DSP，數(shù)據(jù)寬度越大，精度越高。但是，數(shù)據(jù)寬度與DSP尺寸、引腳數(shù)及存儲(chǔ)器等有直接關(guān)系。數(shù)據(jù)寬度越寬，DSP尺寸越大，引腳越多，存儲(chǔ)器要求也越高。所以，在滿足設(shè)計(jì)要求的前提下，盡量選用數(shù)據(jù)寬度小的DSP，以降低開發(fā)成本。而對(duì)少量精度要求高的代碼可以采取雙精度算法。如果大多數(shù)計(jì)算對(duì)精度要求都很高，那么就需要選用較大數(shù)據(jù)寬度的處理器。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用451.5.3存儲(chǔ)器

DSP片內(nèi)都集成一定數(shù)量的存儲(chǔ)器，并且可以通過外部總線進(jìn)行存儲(chǔ)器擴(kuò)展。選擇DSP時(shí)，要根據(jù)具體應(yīng)用對(duì)存儲(chǔ)空間大小及對(duì)外部總線的要求來選擇。DSP的內(nèi)部存儲(chǔ)器通常包括Flash存儲(chǔ)器、RAM存儲(chǔ)器等。Flash存儲(chǔ)器通常用來存儲(chǔ)程序及重要的數(shù)據(jù)，F(xiàn)lash存儲(chǔ)器是一種非易失存儲(chǔ)器，當(dāng)系統(tǒng)掉電后還能夠保留所存儲(chǔ)的信息，F(xiàn)lash存儲(chǔ)器的缺點(diǎn)是讀/寫速度較慢，而向Flash存儲(chǔ)器寫入數(shù)據(jù)的過程比較煩瑣。DSP中最重要的存儲(chǔ)器是RAM存儲(chǔ)器，例如在TMS320VC5510處理器中就集成了320KB的RAM存儲(chǔ)器。有的DSP片內(nèi)集成了多存取存儲(chǔ)器，允許在一個(gè)指令周期內(nèi)對(duì)存儲(chǔ)器進(jìn)行多次訪問；有的DSP片內(nèi)集成L1和L2級(jí)緩存；DSP外部總線可以擴(kuò)展多種存儲(chǔ)器，其中既有EPROM、Flash等非易失存儲(chǔ)器，又有SRAM、FIFO等可快速訪問的存儲(chǔ)器，還可以連接SDRAM、DDRSDRAM等大容量存儲(chǔ)器，而外部總線的數(shù)據(jù)寬度也從16位向32位和64位發(fā)展。這些特點(diǎn)也是選擇DSP時(shí)可以參考的依據(jù)。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用461.5.4功耗

由于DSP器件越來越多地應(yīng)用在便攜式產(chǎn)品中，因此功耗是一個(gè)重要的考慮因素。下面是一些常見的降低系統(tǒng)功耗的技術(shù)。

（1）低工作電壓。目前DSP的工作電壓有5V，3.3V，2.5V，1.8V等多種。

（2）“休眠”或“空閑”模式。大多數(shù)處理器具有關(guān)斷處理器部分時(shí)鐘的功能以降低功耗。第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

（3）可編程時(shí)鐘分頻器。有的DSP可以在運(yùn)行時(shí)動(dòng)態(tài)編程改變處理器時(shí)鐘頻率以降低功耗。

（4）外圍控制。一些DSP器件允許程序中止系統(tǒng)暫時(shí)不使用的外圍電路功能。2023年2月3日TMS320C55xDSP原理及應(yīng)用471.5.5開發(fā)工具選擇DSP芯片時(shí)，必須注意其開發(fā)工具的支持情況（包括軟件開發(fā)工具、硬件開發(fā)工具）。軟件開發(fā)工具包括編譯器、匯編器、鏈接器、調(diào)試器、代碼模擬器、代碼庫及實(shí)時(shí)操作系統(tǒng)（RealTimeOperationSystem，RTOS）等，而硬件工具包括評(píng)估板和仿真器等。

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

2023年2月3日TMS320C55xDSP原理及應(yīng)用48附

DSP工程師(摘自網(wǎng)絡(luò))第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

模塊級(jí)DSP工程師能力特點(diǎn)：初步接觸DSP，可以對(duì)DSP上的某些外設(shè)進(jìn)行編程，一心只關(guān)注程序能不能Run起來，能不能跑出看似正確的結(jié)果。此階段的DSP工程師尚處于迷茫期。知識(shí)結(jié)構(gòu)：C（C++）語言、數(shù)字與模擬電路基礎(chǔ)、軟硬件調(diào)試基礎(chǔ)、硬件設(shè)計(jì)基礎(chǔ)。

2023年2月3日TMS320C55xDSP原理及應(yīng)用49第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

芯片級(jí)DSP工程師能力特點(diǎn)：能夠與其它設(shè)計(jì)人員協(xié)同，按要求完成整個(gè)芯片的開發(fā)任務(wù)。這一階段的DSP工程師認(rèn)為已經(jīng)能掌握了硬軟件開發(fā)。知識(shí)結(jié)構(gòu)：匯編語言、編譯器與鏈接器行為、嵌入式操作系統(tǒng)（DSPBIOS、OSEck等）、DSP外圍電路設(shè)計(jì)、軟件工程、測(cè)試方法、DSP優(yōu)化方法。2023年2月3日TMS320C55xDSP原理及應(yīng)用50第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

系統(tǒng)級(jí)DSP工程師能力特點(diǎn)：能從產(chǎn)品功能特點(diǎn)出發(fā)，進(jìn)行合理的芯片選型，能夠系統(tǒng)的協(xié)調(diào)軟硬件功能，保證DSP相關(guān)任務(wù)的質(zhì)量與進(jìn)度，也能夠?qū)SP相關(guān)工作流程提出改進(jìn)建議。能夠走到這一步的工程師，可以說已經(jīng)幾經(jīng)磨煉，變得穩(wěn)重而謹(jǐn)慎，身上充滿著專業(yè)的態(tài)度與職業(yè)素質(zhì)。知識(shí)結(jié)構(gòu)：代碼質(zhì)量控制、多核處理器架構(gòu)（含同構(gòu)與異構(gòu)）、CPLD/FPGA設(shè)計(jì)基礎(chǔ)、某一種GCP（ARM/PowerPC/MIPS等）知識(shí)、軟件版本控制（CVS）、DSP內(nèi)核行為、深入的DSP優(yōu)化方法。2023年2月3日TMS320C55xDSP原理及應(yīng)用51第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

架構(gòu)級(jí)DSP工程師能力特點(diǎn)：了解所從事的行業(yè)形勢(shì)，清楚公司產(chǎn)品在市場中發(fā)展情況以及優(yōu)劣勢(shì)。能夠從公司戰(zhàn)略出發(fā)，對(duì)整個(gè)產(chǎn)品的開發(fā)過程進(jìn)行協(xié)調(diào)、量化與控制，對(duì)產(chǎn)品設(shè)計(jì)進(jìn)行修正。這個(gè)時(shí)期的工程師，除了擁有讓人敬佩的專業(yè)技術(shù)外，更加擁有了運(yùn)籌帷幄的能力。知識(shí)結(jié)構(gòu)：行業(yè)背景、產(chǎn)品設(shè)計(jì)、管理工程、DSP前沿技術(shù)跟蹤、系統(tǒng)建模方法、系統(tǒng)測(cè)試與評(píng)估方法、工程質(zhì)量管理。2023年2月3日TMS320C55xDSP原理及應(yīng)用52附

DSP工程師(摘自網(wǎng)絡(luò))第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

綜合上面的DSP工程師發(fā)展歷程，可以看出，DSP工程師必須在工作與不斷的學(xué)習(xí)中，加強(qiáng)技術(shù)的全面性，同時(shí)保持對(duì)DSP的深入研究，結(jié)合公司的實(shí)際產(chǎn)品與行業(yè)情況，最終能夠舉重若輕。[注]此處主要針對(duì)嵌入式DSP工程師，而對(duì)DSP算法類工程師而言，更側(cè)重于行業(yè)應(yīng)用，不在此過多討論。但我認(rèn)為DSP算法類工程師除了關(guān)注算法本身，也必須對(duì)DSP的芯片特性與功能、編譯特性、運(yùn)行時(shí)優(yōu)化等有充分認(rèn)識(shí)，才能寫出更優(yōu)秀的算法。2023年2月3日TMS320C55xDSP原理及應(yīng)用531.6定點(diǎn)運(yùn)算及定點(diǎn)DSP第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

1、數(shù)據(jù)格式2、運(yùn)算方法3、定點(diǎn)DSP芯片1、數(shù)據(jù)格式

在定點(diǎn)DSP芯片中，機(jī)器指令采用定點(diǎn)數(shù)進(jìn)行數(shù)值運(yùn)算。不能直接計(jì)算浮點(diǎn)數(shù)。如果要快速計(jì)算，變量要采用整型數(shù)來表示(int、long型)。

DSP芯片的數(shù)以2的補(bǔ)碼形式表示。-32768，32767(8000h，7FFFh)-1(FFFFh)，0+-

-128，127(80h，7Fh)

-1(FFh)，0+-0000000000000100Q1表示為4096Q15表示為0.25如：Q表示法16進(jìn)制數(shù)2000H小數(shù)點(diǎn)的位置0000000000000100小數(shù)點(diǎn)的位置符號(hào)位CPU不認(rèn)為它們有區(qū)別，都是2000H，編程者要記住每個(gè)變量的Q值。數(shù)的定標(biāo)：一般用Q表示法。浮點(diǎn)數(shù)與定點(diǎn)數(shù)的轉(zhuǎn)換關(guān)系

浮點(diǎn)數(shù)轉(zhuǎn)換為定點(diǎn)數(shù)定點(diǎn)數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)浮點(diǎn)數(shù)x=0.5，定標(biāo)Q＝15，則定點(diǎn)數(shù)＝0.5*32768=16384第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

第1章數(shù)字信號(hào)處理和DSP系統(tǒng)

加法/減法運(yùn)算的C語言定點(diǎn)模擬floatx,y,z;z=x+y;兩個(gè)操作數(shù)的定標(biāo)值一樣如果加法/減法的結(jié)果超出16位的表示范圍，則必須保留32位結(jié)果，以保證運(yùn)算的精度z＝x+y＝＝定點(diǎn)加法描述：

intxq,yq,zq;longtemp; /*臨時(shí)變量*/temp＝xq＋(yq<<(Qx－Qy));zq＝(int)(temp>>(Qx－Qz));//

若Qx≥Qzzq＝(int)(temp<<(Qz－Qx));

//若Qx≤Qz上面采用較大的加數(shù)左移的方法，有時(shí)用較小的加數(shù)右移的方法。例子：設(shè)x＝0.5，y＝3.1，則浮點(diǎn)運(yùn)算結(jié)果為z＝x+y＝0.5+3.1＝3.6;Qx＝15，Qy＝13，Qz＝13，則定點(diǎn)加法為：

xq＝16384；yq＝25395;temp＝25395<<2＝101580;temp＝xq+temp＝16384+101580＝117964;zq＝(int)(117964L>>2)＝29491;驗(yàn)算：z＝29491/8192＝3.6較小加數(shù)右移：(x>>(Qx-Qy))+y=4096+25395=29491；定點(diǎn)加法定點(diǎn)減法

設(shè)x＝